EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34029|排名: 4

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 57 58 59 606162 63 64 65 ... 1362 / 1362 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro 盲埋孔镜像? 4人参与	xiaoshi_6 2014-5-11 11:01	4 1276	姽婳涟翩 2023-8-10 14:07
Allegro X 22下载地址链接：https://pan.baidu.com/s/1cedzHuofGJ6gMeiOj2wp6g?... 9人参与	官人不在家 2022-11-7 23:22	8 1080	cxt668 2023-8-10 09:34
allegro 17.2 內附軟體和CAM350 連動, 完成GERBER至DFX一鍵檢查. 7人参与	aarom 2023-1-25 16:17	9 1201	yinhaolin123456 2023-8-10 09:01
Skill菜单栏里的命令能不能写进env里做成快捷键呀 6人参与	韶年shawn 2023-7-26 14:55	7 746	max192 2023-8-9 16:38
allegro怎样设置允许静态铜皮而不允许动态铜皮 7人参与	萧翔 2023-8-8 15:44	7 693	EagleJi 2023-8-9 15:56
用eagle画原理图，不能放置节点不能形成网络是怎么回事？怎么解决？ 2人参与	qianzhihe_1 2023-8-9 10:40	2 367	qianzhihe_1 2023-8-9 14:00
cadence原理图与PCB无法关联 8人参与	皇启恒king 2023-7-31 11:12	8 1496	皇启恒king 2023-8-9 10:07
allegro 更新封装失败问题 10人参与	digitzing 2023-7-25 14:23	10 1511	zc333 2023-8-8 15:09
Layer2到Layer3的core是5.1mil，可以用0.1mm的2阶埋孔吗？求解~~ 6人参与	leoyin 2023-8-2 13:12	12 508	pcb设计worker 2023-8-7 14:11
win11系统装16.6卡吗? 8人参与	wolf343105 2023-7-24 13:50	17 882	wolf343105 2023-8-7 12:00
分享-Cadence Allegro PCB相同模块布局布线的复用方法 5人参与	Cadence_skill 2023-8-5 09:51	2 2316	wang7940q 2023-8-7 11:47
allegro17.2等长里的单位ns怎转换为mil 6人参与	hu311 2020-9-23 17:45	7 3005	jxhuanglj 2023-8-5 22:40
差分等长在规则里不显示 9人参与	看到我叫我去学习 2022-12-30 16:47	11 791	08181001 2023-8-5 18:16
PCB中电容摆放的先后顺序 20人参与 ...2	tiamo_hl 2019-5-11 18:44	25 5086	七彩雨 2023-8-4 15:06
对layout的个人感悟 19人参与 ...2	七彩雨 2022-8-4 10:59	19 1455	bingshuihuo 2023-8-4 08:16
gerber资料可以导出贴片零件的坐标吗? 2人参与	wolf343105 2023-8-3 17:07	2 380	fa888 2023-8-3 17:37
阻抗等长问题 5人参与	Cyy117 2023-8-2 11:19	5 419	七彩雨 2023-8-3 15:05
allegro17.4这个坐标点了为啥没反应？求解 2人参与	xh450321 2022-1-13 14:26	2 765	sean198300 2023-8-3 11:33
请问allegro 设置差分对，自动生成的差分对pin pair 怎么做都等长不了，请问怎么处...	今天不要下雨 2023-8-2 20:50	0 96	今天不要下雨 2023-8-2 20:50
orCAD 的CIS界面不能预览PCB封装，是为什么 2人参与	young365 2023-8-2 10:56	2 1004	young365 2023-8-2 11:37
关于等长设置问题 sigxplorer 中set无constraints选项 8人参与	shq1417798685 2019-5-29 19:36	9 2395	Dc2023052239a 2023-8-1 20:53
ORCAD原理图与AD16 PCB交互 6人参与	layout1980 2023-7-24 14:35	12 802	lx15979 2023-8-1 10:10
allegro顶层底层线和铺铜有色差 12人参与	位卑未敢忘忧国 2023-7-17 09:20	12 722	6940 2023-8-1 08:47
走线时，options下的Line width里的线宽能删除不 3人参与	shelly_eda 2023-7-26 15:48	3 524	shelly_eda 2023-7-31 15:55
如何让相同net的孔和铜皮不避让 7人参与	哼哼唧唧 2023-7-25 16:47	7 716	七彩雨 2023-7-31 15:09