EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 21 |主题: 34102|排名: 9

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


capture CIS 原理图电源信号是否可以跨页连接？ 2人参与	kaixinjiuhaola 2022-6-8 15:30	2 250	shapeofyou888 2022-6-8 17:45
差分出线打孔方向问题 5人参与	yixin 2014-8-8 15:48	6 1637	Anymq 2022-6-8 14:03
不同间距bga焊盘大小多少？ 4人参与	小帅哥在江苏 2022-6-7 16:43	4 444	dzkcool 2022-6-8 09:19
请帮把这个17.4的文件转成16.6，谢谢！ 6人参与	1355650876 2020-11-23 14:30	5 635	7个人 2022-6-7 21:35
cadence16.3在索引编号和DRC检查都没问题的情况下，生成网表出错 2人参与	Jame33 2022-6-7 15:27	2 219	Blah 2022-6-7 16:18
网络颜色锁定 16人参与 ...2	sky_pure 2014-8-20 15:27	16 2497	sapphire1227 2022-6-7 14:26
我的allegro16.3 Find by name 里没有 COMP(OR PIN) 这个选项 3人参与	itch 2022-6-7 13:19	3 234	kkjh 2022-6-7 14:20
高密连接器出线方式 8人参与	dianchaomeidian 2022-6-2 15:21	8 415	dz1514 2022-6-7 13:57
如何将一段cline快速调整到指定线长，谢谢。 7人参与	madw0623 2022-6-1 09:16	7 353	db-_- 2022-6-7 13:46
如何删除allegro16.5走线上的方框 36人参与 ...2	rfanddsp 2011-10-19 17:05	16 2330	rfanddsp 2022-6-7 11:14
CIS导出BOM时，不支持WPS，怎么解 3人参与	杰1111 2022-6-6 16:44	3 226	杰1111 2022-6-7 10:53
请教Allegro 如何加亮选中的DRC Marker?	shymengcn 2022-6-7 09:04	0 223	shymengcn 2022-6-7 09:04
运行skill的命令出现问题，请教各位大神 4人参与	a52312489701 2021-8-13 15:10	3 842	db-_- 2022-6-6 18:20
求一个网表对比的小工具 6人参与	清柠丫 2022-6-1 14:22	5 319	Ruishushu 2022-6-6 17:59
cadence 17.2画的封装，想用cadence16.6打开，有什么办法 3人参与	longlong4036 2022-6-1 14:52	4 272	snow321 2022-6-6 17:49
最后导出artwork检查的时候发现顶层丝印层没有字符 4人参与	kaixinjiuhaola 2022-6-6 16:03	3 213	snow321 2022-6-6 17:45
如何把元件放到电路板底层 allegro？ 5人参与	on1e 2022-6-1 15:25	5 228	snow321 2022-6-6 17:44
如何在cadence中加入中文丝印？ 6人参与	oponi 2022-6-6 11:23	6 801	kuka_555 2022-6-6 13:45
如何改变已经设计好的PCB的尺寸？ 3人参与	ximeilanmei 2022-6-2 15:29	3 295	dongjia323 2022-6-6 11:16
allegro封装库文件版本太低了，打不开，怎么弄？？？ 8人参与	Monet 2022-5-27 16:30	12 1431	Monet 2022-6-6 09:35
创建不了差分对的问题 4人参与	王小白 2022-5-30 19:20	8 717	155351394 2022-6-5 15:01
为什么我在用allegro导入网表的时候什么也没有，也不报错。PCB相关 5人参与	Jame33 2022-6-2 14:19	5 350	liang007008 2022-6-2 16:59
allegro 铜皮未知报错 4人参与	xiamen1234 2022-5-26 08:21	4 317	xiamen1234 2022-6-2 16:00
请教高手，用via array对shape打过孔阵列时，怎么让过孔阵列居中啊？ 4人参与	tangqianfeng 2022-5-31 20:29	3 346	db-_- 2022-6-2 15:13
allegro的原理图与PCB的双向ECO工程更改如何实现 4人参与	guangyu99 2015-5-19 18:11	5 787	tanke 2022-6-2 14:57