EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 1 |主题: 34089|排名: 9

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


千兆网络，插座一侧，长度差别怎么补偿，谢谢 8人参与	aixiaoye 2021-5-19 10:23	9 885	cr7zhang 2022-6-9 19:32
allegro无网表放置器件和连线 4人参与	harrisonny 2022-6-9 13:33	4 310	zefengge12138 2022-6-9 16:52
佳软分享:pdf编辑器福昕PDF编辑器 Foxit Phantom PDF Business V8.2.0.2192破解版 3人参与	zd305 2017-1-12 21:13	3 573	xianke2008 2022-6-9 16:45
allegro/OrCAD v16.3安装时要指定使用的License 档案，我不明白是什么样的档案啊... 2人参与	on1e 2022-6-9 15:08	2 181	kkjh 2022-6-9 16:06
Allegro中的过孔在中间层不显示焊盘，只显示孔径，在哪儿设置？ 4人参与	on1e 2022-6-6 14:24	4 256	owen5953a 2022-6-9 14:41
今日打卡 2人参与	张小明1 2022-6-8 22:07	2 202	pcb设计worker 2022-6-9 09:28
我们计算表面阻抗的时候铜厚按照完成铜厚吗？ 9人参与	彦彦 2019-8-19 10:59	9 2448	pcb-doctor 2022-6-8 22:11
capture CIS 原理图电源信号是否可以跨页连接？ 2人参与	kaixinjiuhaola 2022-6-8 15:30	2 247	shapeofyou888 2022-6-8 17:45
差分出线打孔方向问题 5人参与	yixin 2014-8-8 15:48	6 1629	Anymq 2022-6-8 14:03
不同间距bga焊盘大小多少？ 4人参与	小帅哥在江苏 2022-6-7 16:43	4 421	dzkcool 2022-6-8 09:19
请帮把这个17.4的文件转成16.6，谢谢！ 6人参与	1355650876 2020-11-23 14:30	5 629	7个人 2022-6-7 21:35
cadence16.3在索引编号和DRC检查都没问题的情况下，生成网表出错 2人参与	Jame33 2022-6-7 15:27	2 216	Blah 2022-6-7 16:18
网络颜色锁定 16人参与 ...2	sky_pure 2014-8-20 15:27	16 2475	sapphire1227 2022-6-7 14:26
我的allegro16.3 Find by name 里没有 COMP(OR PIN) 这个选项 3人参与	itch 2022-6-7 13:19	3 227	kkjh 2022-6-7 14:20
高密连接器出线方式 8人参与	dianchaomeidian 2022-6-2 15:21	8 409	dz1514 2022-6-7 13:57
如何将一段cline快速调整到指定线长，谢谢。 7人参与	madw0623 2022-6-1 09:16	7 350	db-_- 2022-6-7 13:46
如何删除allegro16.5走线上的方框 36人参与 ...2	rfanddsp 2011-10-19 17:05	16 2326	rfanddsp 2022-6-7 11:14
CIS导出BOM时，不支持WPS，怎么解 3人参与	杰1111 2022-6-6 16:44	3 222	杰1111 2022-6-7 10:53
请教Allegro 如何加亮选中的DRC Marker?	shymengcn 2022-6-7 09:04	0 215	shymengcn 2022-6-7 09:04
运行skill的命令出现问题，请教各位大神 4人参与	a52312489701 2021-8-13 15:10	3 836	db-_- 2022-6-6 18:20
求一个网表对比的小工具 6人参与	清柠丫 2022-6-1 14:22	5 315	Ruishushu 2022-6-6 17:59
cadence 17.2画的封装，想用cadence16.6打开，有什么办法 3人参与	longlong4036 2022-6-1 14:52	4 266	snow321 2022-6-6 17:49
最后导出artwork检查的时候发现顶层丝印层没有字符 4人参与	kaixinjiuhaola 2022-6-6 16:03	3 208	snow321 2022-6-6 17:45
如何把元件放到电路板底层 allegro？ 5人参与	on1e 2022-6-1 15:25	5 224	snow321 2022-6-6 17:44
如何在cadence中加入中文丝印？ 6人参与	oponi 2022-6-6 11:23	6 789	kuka_555 2022-6-6 13:45