找回密码
 注册
关于网站域名变更的通知
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

该用户从未签到

601#
发表于 2013-9-17 11:47 | 只看该作者
lalasa1987 发表于 2013-9-17 09:28
; A! @$ Y9 }- T6 v$ B3 A& }$ ~$ L李工,补充下,需要的是原理图中导出的带网络名的管脚列表。。。
, ~5 G, c+ X' e$ e& ~+ V  A! F7 A
原理图有个ICT Viewer的工具,在他的Hierarchy页看看,貌似里面可以把器件的管脚列表拷贝出来。没怎么用过这个,不太熟悉,你可以试一下看看。

该用户从未签到

602#
 楼主| 发表于 2013-9-18 16:51 | 只看该作者
v520 发表于 2013-9-14 16:21/ c  g2 w# Z6 |
我将pads pcb转为ee后,没有阻焊层和助焊层,有什么办法可以将这两个层加上
7 M+ S' E2 D: t
那就需要手工在Padstacks里面添加,如果怕麻烦且要求不高,可以在出Gerber时,用焊盘层出。

该用户从未签到

603#
 楼主| 发表于 2013-9-18 16:53 | 只看该作者
lalasa1987 发表于 2013-9-17 09:28, d0 V* S& o0 S/ X! w9 o1 j
李工,补充下,需要的是原理图中导出的带网络名的管脚列表。。。
$ Q4 f! e0 Y0 |1 \; P, @3 D2 u
可参考 yth0 提供的方法。

该用户从未签到

604#
发表于 2013-9-25 17:21 | 只看该作者
li_suny 发表于 2013-9-18 16:53* V0 T" ]  h* G$ c
可参考 yth0 提供的方法。
4 D3 ?+ k4 X. K
谢谢答复,这个方法我之前一直用,但是不方便,如果多个symbol的fracture part需要拷贝多次整合起来,还有就是拷出来的没有pin number的,所以还要和器件的pin list合并起来。。。这个方法比较麻烦,是不是我操作不对啊,请指教~

该用户从未签到

605#
发表于 2013-9-26 11:10 | 只看该作者
李工:你好,请问dx执行Package操作时哪个选项可能导致器件的Value值发生变化?(变成了0)

该用户从未签到

606#
发表于 2013-9-26 20:54 | 只看该作者
张湘岳 发表于 2013-9-26 11:10/ H3 M) o* y& S- w1 X
李工:你好,请问dx执行Package操作时哪个选项可能导致器件的Value值发生变化?(变成了0)

' R+ L! [7 W& p7 ?已经解决了。part多了个value属性,值是0.然后package时选择了第一项。

该用户从未签到

607#
 楼主| 发表于 2013-9-27 12:07 | 只看该作者
lalasa1987 发表于 2013-9-25 17:21
7 b# n' u3 H8 K7 h" g+ E谢谢答复,这个方法我之前一直用,但是不方便,如果多个symbol的fracture part需要拷贝多次整合起来,还 ...

  a: z  Z7 C$ }# X不清楚为何要用这种方法导出引脚,通常可以把符号Symbol保存到库里面再编辑。

该用户从未签到

608#
发表于 2013-9-29 15:06 | 只看该作者
lalasa1987 发表于 2013-9-25 17:21) F; L( s8 Z5 t
谢谢答复,这个方法我之前一直用,但是不方便,如果多个symbol的fracture part需要拷贝多次整合起来,还 ...
7 o$ i  ]0 T7 _) M7 J
呵呵,不好意思,可能我没看清楚你的要求,那个确实有这问题。

该用户从未签到

609#
发表于 2013-9-30 14:02 | 只看该作者
li_suny 发表于 2013-9-27 12:07
4 s% ]( H8 ^) f2 j不清楚为何要用这种方法导出引脚,通常可以把符号Symbol保存到库里面再编辑。

1 R# T8 i4 Z, w, {: ]& A2 X其实就是为了导出FPGA调整后的管脚网络名。。。。从库里面导出的直接是管脚名而已

该用户从未签到

610#
发表于 2013-9-30 15:19 | 只看该作者
我等后辈感激各位大大的分享!! 给力!

该用户从未签到

611#
发表于 2013-9-30 21:42 | 只看该作者
李工,你出的书我买了,到手了,看了下,内容还行,不过内容能更详细些就好了,还有仿真的部份,比较简单

该用户从未签到

612#
发表于 2013-10-14 21:12 | 只看该作者
li_suny 发表于 2012-11-15 15:53, z+ g2 p4 e' |9 x
可以的,通过NetFilter,参看下图

6 `% @1 t, V) v# K# S, {, nlz我用的EE2005.怎么没有找到 你这个界面呢?EE新手…………换软件,好辛苦{:soso_e109:}

该用户从未签到

613#
发表于 2013-10-23 11:37 | 只看该作者
李博  有没有详细介绍sip设计的资料给分享一下  或者给个demo看看

该用户从未签到

614#
 楼主| 发表于 2013-10-25 15:18 | 只看该作者
lalasa1987 发表于 2013-9-30 14:02- D: [& R# o) h
其实就是为了导出FPGA调整后的管脚网络名。。。。从库里面导出的直接是管脚名而已

- f  p2 L/ f) d5 Z: i, G如果做FPGA的话,可试试IODesigner,用熟了非常方便。

该用户从未签到

615#
 楼主| 发表于 2013-10-25 15:20 | 只看该作者
ytmgadw 发表于 2013-9-30 21:42$ u& d: N; t5 n, `0 T
李工,你出的书我买了,到手了,看了下,内容还行,不过内容能更详细些就好了,还有仿真的部份,比较简单

$ n2 a; @* l; b0 h, [主要针对SiP写的,pcb设计没有写的太细,主要讲了流程,仿真由于篇幅只写了一章,做了简单介绍。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-21 06:19 , Processed in 0.140625 second(s), 20 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表