找回密码
 注册
关于网站域名变更的通知
楼主: forevercgh
打印 上一主题 下一主题

【原创】理性认识SQ的时序仿真功能(不断更新中)_如需转载,请务必征得作者同意

    [复制链接]

该用户从未签到

196#
发表于 2009-1-18 21:34 | 只看该作者
是啊.

该用户从未签到

197#
发表于 2009-1-19 13:58 | 只看该作者
这个不错,学习下~

该用户从未签到

198#
发表于 2009-2-5 16:25 | 只看该作者
我问一个弱弱的问题哈:在时钟同步系统中,时钟CLK和数据的logic time(或说的笼统一点flight time)一般是不一样的,所以才会通过一些手段来完成两者的匹配,我能这样理解吗?

该用户从未签到

199#
发表于 2009-2-8 16:39 | 只看该作者
那个板凳看,大家的讨论好精彩啊~~

该用户从未签到

200#
发表于 2009-2-8 17:08 | 只看该作者
请问在进行clk仿真的时候,如搂住所说由于时钟要求严格的单调性(姑且认为只在上升沿采集数据),那接受端的Vil和Vih,应该设置成什么值呢?我现在用的方法是将Vil和Vih设置成相同的值(实际操作的时候将Vil和Vih之间有个很小的差值),大概就是将Vil和Vih取一个加权平均数(也有取归一化值得,但是这个具体方法不太了解); |) }+ f6 R- W5 H$ d
请问接受端的Vil和Vih,与驱动端Vmeas,有什么具体的联系么?是否也需要保持一致?; o1 \6 n9 y: `
假设接受端的Vil=0.8,Vih=2,驱动端Vmeas=1.8,应该如果设置呢?如果推广一下,假如驱动端Vmeas超过了接受端的Vih这个应该如何理解呢?
9 C5 m$ |7 H, X期待楼主的精彩回复,也希望各位看客能给出自己的答案,谢谢

该用户从未签到

201#
发表于 2009-2-9 14:35 | 只看该作者
学习,学习,再学习

该用户从未签到

202#
发表于 2009-2-11 17:55 | 只看该作者
以前粗略看过,没这里讲得这么精细,呵呵

该用户从未签到

203#
发表于 2009-3-4 16:03 | 只看该作者
学习中

该用户从未签到

204#
发表于 2009-3-12 13:46 | 只看该作者
看来要顶啊

该用户从未签到

205#
发表于 2009-3-20 16:27 | 只看该作者
谢谢分享!! T+ ?; _- ~, A& H5 Y( k
学习了很多。

该用户从未签到

206#
发表于 2009-3-23 12:26 | 只看该作者
大致看了下,写的不错,下午仔细看看,学习一下

该用户从未签到

207#
发表于 2009-3-23 15:23 | 只看该作者
进来学习一下~~~似乎有些图看不到。。。

该用户从未签到

208#
发表于 2009-3-24 08:11 | 只看该作者
学习学习了

该用户从未签到

209#
发表于 2009-3-25 22:41 | 只看该作者
多些版主

该用户从未签到

210#
发表于 2009-4-11 23:19 | 只看该作者
好贴啊,跟进,收藏!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-10 13:34 , Processed in 0.078125 second(s), 20 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表