|
|
问题一：版主在讲buffer delay时，图中的C点输出的是CLK还是Data？
( l6 D' j6 k6 @2 D. D8 i 如果是Data，Data在Clk的参照下输出，所以有Logic delay。
( f8 I6 `1 T# f4 H$ O9 L( y 如果是clk，则C点输出的clk是由A点输入的clk处理得到的。5 ]7 ?5 m8 J, I# A r J5 q8 z
这样理解对吗？
& _$ |& e' B# N6 z. e5 d7 Z5 n5 ~* U A点输入的CLK是驱动信号吗？（晶振产生的clk或别的IC提供的clk）3 G! [2 G9 T$ Y7 [. V
我们在用SQ仿真时，仿真图上只有buffer delay 没有Logic delay ，是这样吗？
9 u) ], N4 G3 P, y- [ 那logic delay 对我们没什么作用，是吧！$ e) h. }2 T, n. a/ }7 k7 @ |' F
问题二：版主说实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。
, ^; f3 F. o S, p2 {3 E' C
9 y0 ~. ~( D8 F/ F 我们将IBIS模型中的输出参数更改为实际的负载参数，就可以了吧？# h$ d9 ?/ \1 g" o3 c' z+ M4 O
问题三：版主在37楼的图片中，buffer delay waveform 对应下图中的A点波行吗？driver waveform对应c点波形吗？
8 ~$ s9 {- G# n: k7 X
: I3 ]' I2 T5 ^1 j, \
谢谢版主回答!!!! 不胜感激，嘿嘿！！！ |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2008-10-17 17:15
楼主
+ @0 r$ O( }( _2 m5 f8 a
我的都是 一面之词