【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

demon_wang

很热闹啊，看看

lj905722

期待SQ已经很久了

happybai

学习中

Iric071

我没接触过仿真。。顶了各位再学习。。。。
) F9 g" {& k  ]5 L3 o. V不晓得你们所说的仿真是不是zuken里面有的那个什么ansoft,lightning,傳輸線分析一樣阿...都沒整過阿

hpcbdesign

学习一下

ivyyvi

应该是 资料吧 ，瞅瞅 ，谢了 。

liulinjievvv

正在学习SQ，楼主是强人啊！

liulinjievvv

问题一：版主在讲buffer delay时，图中的C点输出的是CLK还是Data？
             如果是Data，Data在Clk的参照下输出，所以有Logic delay。
             如果是clk，则C点输出的clk是由A点输入的clk处理得到的。
             这样理解对吗？
6 q" I- k  U. K             A点输入的CLK是驱动信号吗？（晶振产生的clk或别的IC提供的clk）
5 N7 `" I9 `4 A0 D4 @9 i7 ]+ W            我们在用SQ仿真时，仿真图上只有buffer delay 没有Logic delay ，是这样吗？
% q$ K* P& ~/ R5 b! t. a            那logic delay 对我们没什么作用，是吧！
问题二：版主说实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。
              
我们将IBIS模型中的输出参数更改为实际的负载参数，就可以了吧？
; ]/ e4 B9 P: F5 N. O问题三：版主在37楼的图片中，buffer delay waveform 对应下图中的A点波行吗？driver waveform对应c点波形吗？
; r. ]6 f4 c' l& m9 I
谢谢版主回答!!!!   不胜感激，嘿嘿！！！

forevercgh

问题一：时钟同步系统中，C点为所有参考CLK的信号。当然不会是CLK
问题二：有人提出过这种方法。我没去验证过，你不妨自己试试。不过，datasheet给的timing参数是test load参数。你即便在IBIS中修改了，也没意义啊，一样是要修正Tco。
问题三：C点
' S/ Q/ w$ s: P7 ~4 X9 T5 u
大家多多讨论啊

+ L. }  T/ C2 e- P' e9 Y, X 我的都是 一面之词

xiaopengzi2001

各位大大好腻害哦，呵呵，学习学习

huangbin1984

我也来报道学习了~

yingxionga

学习了不少知识

路人丙

看看，谢谢！！

richedy

谢谢,辛苦了

beibei205

学习学习