MOS电平转换电路

jane@2013

MOS电平转换电路，为什么加上这个转换电路后低电平拉不到0？只能拉到0.4V左右。

topwon

个人分析：
* C% Y; i3 d: }" ?. EMOS管的D极被拉低到地后（Vd=0V），MOS管的体二极管导通，于是S极电压也被拉低到0.7V左右。
此时，由于Vgs=3.3V-0.7V=2.6V，大于Vgsth，MOS管导通，体二极管被Ron短接应该不再导通。
: C! |/ t4 m( E% U- Y9 w( KS极电压Vs=Isd*Ron+Vd。而Ron大约是2欧，上拉电阻R1965=2K，所以Ron上产生的压降应该是mV级别的才对。Vs=Vd。
) M$ [* ?# L1 k# o2 S! }  ?5 `所以，楼主所称的0.4V电压差异，我觉得还是有必要再研究讨论一下其来源，不应该是体二极管造成。
Vd是否被拉到0V了呢？

canatto

一缕缕阳光 发表于 2020-4-12 23:48
1 Q# |% @. l% O4 umos管栅极驱动电压过低，MOS管没有完全导通，所以电阻比较大，并不是理想的1.5欧，所以存在0.4v的可能   ...

“理解” 应该离不开规格书，不然就只能叫猜测。
( h! e9 G! {- }# W8 ?! @) r
规格书讲，栅压只要2.5V，沟道即完全开通，沟道电阻典型值1.5欧姆，最差2.0欧姆。楼主电路中DDC_CLK源极驱动为低时，栅压为3V附近，完全满足开通条件。
2 v2 h1 U7 D" w

jane@2013

MOS开关内部二极管压差0.2v,是这个原因吗？

jane@2013

这种I2C一般灌电流是固定的，大多数是2-3mA样子，如果上拉电阻过小、MOSFET上压降（这种转换的MOSFET没有完全导通）、线缆上压降就会导致低电平高点。

wangshilei

这种转换电路与频率有关,工作频率最好不要大于MOS的工作频率.

qiqiqiqiqiwu

MOS开关内部二极管压差0.4v,是这个原因吗？

anguchou

:):)

草竹

驱动低的时候，你要看这个点的分压是多少

哇咔咔009

Mos管 3号脚咋有个二极管？  0.4v是二极管压降？   你可以把r1966的电阻变大看看

plcjfay

jane@2013 发表于 2020-04-03 10:04:37
9 K! a8 p) j* ?3 zMOS开关内部二极管压差0.2v,是这个原因吗？

" |- P1 P9 v/ d" X5 g; ?% G4 Z4 T' X有没有办法验证一下，我的也有这个问题，一直没去管
8 m! R9 D  @2 _* x9 L

canatto

不考虑原理图以外可能会有的多余负载，产生DDC_CLK的器件在输出低电平时要吸收6mA以上的电流（由图中两个上拉电阻产生），查下那个器件的数据手册看这个条件下的 VoL 是多少，很可能0.4V也在合格范围。

CGX

把R1965改成10K 试试

一缕缕阳光

mos管导通时本身有雅压降，可能就是0.4v

canatto

一缕缕阳光 发表于 2020-4-9 23:26
/ M; g9 a0 q) J2 h9 D$ X' wmos管导通时本身有雅压降，可能就是0.4v

; [. t; @! u- B0 k& W可能性很低。那个MOSFET的通态沟道电阻很小， 10mA沟道电流条件下只有1.5欧典型值，所以10mA时管子压降应只有15mV。

养生之道

上拉电阻阻值增大一点，会好一点

一缕缕阳光

canatto 发表于 2020-4-10 01:47
2 |3 [) |7 n- T可能性很低。那个MOSFET的通态沟道电阻很小， 10mA沟道电流条件下只有1.5欧典型值，所以10mA时管子压降应 ...

0 \  P$ J* X4 r! Kmos管栅极驱动电压过低，MOS管没有完全导通，所以电阻比较大，并不是理想的1.5欧，所以存在0.4v的可能  可以这样理解吗？