找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 2 |主题: 11270|排名: 11 

推荐主题

空间太阳望远镜星载偏振图像高速处理技术 2人参与 attachment Allevi 2019-6-29 09:00 2 393 雷北城 2022-6-21 15:10
无线电定位接收机中高速计数器的设计及其FPGA实现 2人参与 attachment Taio 2019-7-2 13:55 2 382 雷北城 2022-6-21 15:07
FPGA是一种SOC吗? 2人参与 dream123 2022-6-21 14:05 2 151 nocturne 2022-6-21 14:56
维特比编码译码器 Viterbi译码算法 verilog代码 2人参与 dragongfly 2022-6-21 09:34 2 216 tick_tock 2022-6-21 14:27
fpga的静态时序分析是在什么时候做的? 3人参与 nocturne 2022-6-21 11:06 3 169 whatever_ 2022-6-21 13:26
为什么要用dsp加cpld控制开关? 2人参与 oponi 2022-6-20 14:55 2 156 mqerew 2022-6-20 16:25
多波形频域数字脉冲压缩系统的研究 2人参与 attachment A-Lin 2019-8-16 13:47 2 332 雷北城 2022-6-20 15:34
源时钟路径和目的时钟路径延时不一致 2人参与 whatever_ 2022-6-20 13:45 2 259 duhe3hfu 2022-6-20 15:02
CPLD_JTAG接口的封装? 3人参与 MrL1 2022-6-20 11:07 3 192 kkjh 2022-6-20 13:37
专用集成电路设计技术基础 2人参与 attachment dragongfly 2022-6-20 10:08 2 194 瞪郜望源_21 2022-6-20 13:25
嵌入式和FPGA有哪些区别于联系? 3人参与 fuu65iwi 2022-6-20 10:08 3 149 peerless2021 2022-6-20 10:42
用CPLD和模拟电路实现双积分A/D转换 2人参与 R_myself 2022-6-17 15:41 2 145 we_happiness 2022-6-17 16:30
FPGA的信号灯冲突检测电路的设计与实现 2人参与 attachment Taio 2019-10-8 10:01 2 211 雷北城 2022-6-17 15:32
可进化芯片的FPGA接口设计与实现 2人参与 attachment Ferrya 2019-9-30 09:23 2 205 雷北城 2022-6-17 15:31
华为专利――一种将异步时钟域转换成同步时钟域的方法 6人参与 attachment Allevi 2019-4-21 10:00 6 324 dong_panhao 2022-6-17 15:24
cpld芯片用5V电源可以直接用3.3V的晶振吗? 2人参与 on1e 2022-6-17 14:15 2 123 hgaj 2022-6-17 15:23
FPGA编程技巧:输入输出偏移约束详解 3人参与 attachment dragongfly 2022-6-17 10:52 3 183 VIC56 2022-6-17 14:09
FPGA的图像调焦系统研究 4人参与 attachment Allevi 2019-9-25 09:36 4 340 瞪郜望源_21 2022-6-17 13:32
请问有谁用过ALTERA的CPLD吗 ? 3人参与 twel2e 2022-6-17 10:42 3 149 ESCAPE 2022-6-17 13:24
cpld编程过程以及 pof文件打开方式? 2人参与 Jame33 2022-6-16 15:01 2 213 opipo 2022-6-16 16:30
一种基于FPGA实现的垒数宰嵌捆弭 2人参与 attachment Taio 2019-8-22 09:36 2 337 雷北城 2022-6-16 14:50
脉动阵列执行Kalman滤波计算 2人参与 attachment A-Lin 2019-8-19 11:35 2 316 雷北城 2022-6-16 14:46
基于Cyclone_III_FPGA的DDR2接口设计分析 3人参与 attachment Allevi 2019-8-16 07:30 3 280 雷北城 2022-6-16 14:44
叙述EDA的FPGA/CPLD的设计流程 3人参与 lahhse 2022-6-16 11:24 3 208 kkjh 2022-6-16 14:16
Xilinx FPGA编程技巧:常用时序约束详解 2人参与 attach_img dragongfly 2022-6-16 09:33 2 171 STGing 2022-6-16 14:03
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-3 17:20 , Processed in 0.109375 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块