找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11268|排名: 15 

推荐主题

定点乘法器 1人参与 attachment A-Lin 2019-8-2 13:43 1 229 yxlk 2019-8-2 17:11
FPGA的在应用编程技术研究 1人参与 attachment A-Lin 2019-8-2 09:31 1 209 relchhiclty 2019-8-2 17:11
xilinx FPGA学习笔记2:Xilinx FPGA的结构和分类 1人参与 uperrua 2019-8-2 16:00 1 481 kinidrily 2019-8-2 17:09
FPGA --- Verilog基础知识(简单的纯组合逻辑) 1人参与 attach_img thinkfunny 2019-8-2 15:48 1 273 yxlk 2019-8-2 17:09
xilinx FPGA学习笔记1:xilinx FPGA设计流程 1人参与 attach_img uperrua 2019-8-2 15:57 1 264 kinidrily 2019-8-2 17:08
FPGA --- Verilog基础知识(`define、parameter、localparam三者的区别及举例) 1人参与 thinkfunny 2019-8-2 15:12 1 863 yxlk 2019-8-2 17:08
AGM AG256 CPLD 1人参与 mytomorrow 2019-8-2 15:01 1 293 kinidrily 2019-8-2 17:06
提高FPGA时序问题的几点忠告 1人参与 ulppknot 2019-8-2 15:06 1 237 xixihahaheihei 2019-8-2 17:05
AG10K FPGA+MCU(ARM M3) 1人参与 attach_img mytomorrow 2019-8-2 14:57 1 327 kinidrily 2019-8-2 17:05
FPGA设计干净的代码是程序员的核心技能 2人参与 mdy-郭柏荣 2019-7-29 08:39 2 317 mdy-郭柏荣 2019-8-2 16:50
FPGA 软件diamond 为什么Reveal会添加一个名为GND_net的网络,其I / O属性无法更改? 1人参与 cpupygu 2019-8-2 16:31 1 241 xixihahaheihei 2019-8-2 16:44
FPGA 用户将所有BNAK设置为3.3V,并且用户想要分配输入缓冲区LVTTL33,却不能选择... 1人参与 happyday 2019-8-2 16:37 1 288 relchhiclty 2019-8-2 16:42
关于多块FPGA 信号采集板时钟同步 2人参与 attach_img ygcgsa 2019-8-2 11:29 2 518 Taio 2019-8-2 15:02
谁有用Verilog写的3*3的模块代码,3*3窗口生成模块,用于生成滤波的滑动窗口,得... 2人参与 cat12620 2019-8-2 11:31 2 282 ygcgsa 2019-8-2 15:00
FPGA在视频处理方面的一些问题请教大神 1人参与 paprill 2019-8-2 11:32 1 173 Allevi 2019-8-2 14:53
AXI接口的MIG能否满足我的要求? 1人参与 mm58690 2019-8-2 11:34 1 233 Allevi 2019-8-2 14:47
华为_大规模逻辑设计指导书.pdf 6人参与 attachment House 2018-9-27 11:00 6 703 乱云飞渡 2019-8-2 11:02
FPGA学习总结[经典推荐].pdf 5人参与 attachment A-Lin 2018-9-26 17:45 4 431 乱云飞渡 2019-8-2 11:00
FPGA工作原理 3人参与 Allevi 2018-11-12 10:58 3 260 fanichicl 2019-8-1 19:14
你肯定感兴趣的一种芯片测试装置 1人参与 attach_img uperrua 2019-8-1 14:56 1 167 gaoxings 2019-8-1 19:13
FPGA integrated ARM 1人参与 mytomorrow 2019-8-1 14:38 1 274 relchhiclty 2019-8-1 19:13
FPGA 通过ENCLKO *输入启用/禁用MachXO3L的PLL时钟输出是否没有毛刺? 2人参与 adogpp 2019-8-1 14:31 2 233 gaoxings 2019-8-1 19:12
rapidio初始化没有成功怎么办? 2人参与 mm58690 2019-8-1 11:27 2 235 wu68aq 2019-8-1 19:12
QPSK调制器的FPGA实现 1人参与 attachment A-Lin 2019-8-1 09:00 1 199 kinidrily 2019-8-1 19:12
FPGA & ASIC 2人参与 pulbieup 2019-7-31 15:14 2 241 yxlk 2019-8-1 19:12
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 04:52 , Processed in 0.125000 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块