288| 1
|
FPGA 用户将所有BNAK设置为3.3V,并且用户想要分配输入缓冲区LVTTL33,却不能选择... |
| ||
| ||
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-13 07:44 , Processed in 0.125000 second(s), 23 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050