EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 4 |主题: 34089|排名: 9

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro 17.2出光绘问题请教 7人参与	望见 2021-11-23 15:35	6 473	mancy66525 2022-5-3 17:17
怎么确定allegro中线段的角度 3人参与	pury 2022-4-30 22:17	3 337	leilei4908 2022-5-3 11:50
Cadence 层叠设计中阻抗计算疑问。 5人参与	xubf01 2022-4-17 14:56	6 506	ytmgadw 2022-5-1 11:22
Allegro中的Variants---create Assembly Drawing用法 15人参与 ...2	subrina 2015-11-19 10:26	23 9175	huishowhui 2022-4-30 21:45
16.6安装成功的说下经验？ 37人参与 ...2 3	liaihua1997 2012-11-14 15:27	43 21763	kksunflower 2022-4-30 20:14
请问 allegro 规则检查，不检查连通性吗？ 3人参与	6688hyc 2022-4-13 19:30	3 335	xiaomw 2022-4-30 16:48
allegro 错误如果解决？ 5人参与	亿通7 2022-4-29 16:05	5 282	亿通7 2022-4-30 09:19
为什么在cadence中铜皮不避让outline？ 5人参与	Jame33 2022-4-28 15:19	5 297	吃萝卜的熊猫 2022-4-29 16:25
使用cadence设计PCB时，如果已经把元件都放置好了有没有方法把所有放好的元件都取... 6人参与	twel2e 2022-4-29 10:34	6 273	a1049013636 2022-4-29 14:04
用不同的D-code在gerber文件里代表相同size的SMD pad和via pad 2人参与	小树 2022-4-28 11:35	2 224	leese2002 2022-4-28 18:56
使用Altium Designer导入Allegro的brd文件 3人参与	lahhse 2022-4-28 10:10	3 436	Memory00 2022-4-28 14:00
cadence capture16.6 原理图页面问题 2人参与	ezcamera 2022-4-28 09:28	2 259	dzkcool 2022-4-28 10:55
cadence16.6补丁打的115,反应很慢 1人参与	pury 2022-4-27 22:08	1 275	hthjgjkkl 2022-4-28 10:30
如何设置MIN BBVIA STAGGER 属性 9人参与	cathy1789 2020-5-8 16:49	8 4390	fet1012 2022-4-27 20:21
cadence 原理图设计 pin number设置为0 ，怎么不报错，可以产生网表？ 4人参与	王开鑫55 2022-4-26 14:57	5 454	pcb设计worker 2022-4-27 18:18
cadence里，自己画的原理图封装怎么添加到元器件中？ 4人参与	on1e 2022-4-27 14:30	4 342	pcb设计worker 2022-4-27 18:16
cadence16.5在生成gerber文件时出错啦 6人参与	twel2e 2022-4-27 10:02	6 294	dongjia323 2022-4-27 15:02
换Pin问题 6人参与	zyf137 2021-3-31 12:19	6 828	baihe2021 2022-4-27 10:50
BGA靠里面的线怎么走出来，被过孔堵死了 7人参与	SpencerJ2 2022-4-15 16:35	7 528	baihe2021 2022-4-27 10:26
PDF和allegro交互问题 3人参与	2682439952 2022-4-22 09:06	3 340	baihe2021 2022-4-27 10:05
六层HDI一阶板叠层哪种好？ 5人参与	sinsai 2022-4-26 15:55	4 492	sinsai 2022-4-27 09:30
过孔半边铺铜连不上网络，哪里设置？ 4人参与	Joseph5468 2022-1-13 16:44	4 424	Joseph5468 2022-4-27 08:06
我需要DDR4的Layout的注意事项 68人参与 ...2 3 4 5	heidyhappy 2018-10-18 13:40	73 12753	ben714 2022-4-26 17:22
cadence virtuoso无法加入label 2人参与	heennrryy 2022-4-26 14:38	2 424	somethingabc 2022-4-26 17:17
cadence导入网表，放置不了元器件 9人参与	on1e 2022-4-21 14:24	9 469	libao human 2022-4-26 16:53