EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34102|排名: 2

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro的过孔怎样盖油？ 4人参与	lahhse 2022-5-12 10:54	4 328	tangqianfeng 2022-5-12 15:15
allegro17.4版本中CM设置快捷键的菜单在哪呢 2人参与	Csec 2022-5-10 16:09	3 428	Csec 2022-5-12 15:05
pcb layout工时计算 11人参与	glass 2022-5-11 15:50	11 471	弦念 2022-5-12 14:16
cline很多未链接到过孔中心，单个调整比较麻烦，如何批量操作，谢谢。 2人参与	xubf01 2022-5-11 23:09	1 276	dzkcool 2022-5-12 14:11
关于allegro覆地铜后打地孔的问题 16人参与 ...2	rxcc 2022-1-20 13:41	23 1873	mancy66525 2022-5-12 13:52
关于走线之间的爬电距离 5人参与	StevenChen 2022-4-25 09:15	5 367	lcannytan 2022-5-12 12:01
allegro闪退 8人参与 ...2	tyoliver 2021-1-18 16:34	16 4709	wpcgood 2022-5-11 22:39
求sodimm ddr3的brd，谢谢了. 2人参与	wolf343105 2022-5-11 17:07	2 401	wolf343105 2022-5-11 20:48
allegro17.2 走好的线出线网络属性丢失，有碰到么？咋解？ 5人参与	beckey 2022-5-10 23:15	6 399	beckey 2022-5-11 18:27
尺寸标注问题 4人参与	ximeilanmei 2022-5-11 15:27	5 250	fantasyqqq 2022-5-11 18:24
cadence注册表的删除方法 6人参与	fengyu6117 2017-4-7 14:52	5 6471	lrlshina 2022-5-11 16:35
pad designer报错 1人参与	王小白 2022-5-11 15:00	1 287	cr18570028255 2022-5-11 16:02
安装cadence15.7后运行出现License call failed for feature CaptureCIS ,version1... 2人参与	on1e 2022-5-11 14:52	2 380	oewqe 2022-5-11 15:56
该怎么改？ 3人参与	kaixinjiuhaola 2022-5-10 15:27	3 263	centem2015 2022-5-11 15:15
cross-section editor 可以导入 HTML 格式的文件吗？ 2人参与	mjchen 2022-5-11 12:22	2 169	mjchen 2022-5-11 14:06
[求助]Allegro 17里的同色不叠加 2人参与	wsk0523 2022-5-10 10:42	2 233	wsk0523 2022-5-11 11:22
allegro 17.2 cline转换成shape怎么用？ 4人参与	beckey 2022-5-3 10:52	15 1595	aarom 2022-5-11 04:31
cadence中用表贴焊盘做PCB封装时怎样将焊盘在顶层和底层都放上？ 3人参与	Jame33 2022-5-10 14:36	3 273	qinqinz 2022-5-10 17:56
Allegro生成、导出Gerber文件和钻孔数据文件详解 18人参与	lcgoneone 2012-11-3 20:07	10 3665	centem2015 2022-5-10 17:53
allegro obd++ 文件用什么软件能打开？ 5人参与	lahhse 2022-5-10 11:23	5 292	流年95 2022-5-10 17:21
cadence如何自动布出等长的线？ 6人参与	on1e 2022-5-9 14:20	6 436	流年95 2022-5-10 17:17
点击PLACE DAtabase part 就出现这个错误，然后重新在options中 CIS configuratio... 1人参与	tui 2022-5-10 16:18	1 165	tui 2022-5-10 16:18
复用模块走线跟焊盘间报断线DRC怎样解决？ 4人参与	lvlj 2022-5-10 11:06	4 392	lvlj 2022-5-10 16:10
allegro中的走线对齐问题 6人参与	kl002ww 2022-5-10 08:52	5 354	qinqinz 2022-5-10 14:03
allegro DRC shape -hole 间距问题 4人参与	y1014730 2022-5-8 14:08	10 594	敢敢喔 2022-5-10 13:52