找回密码
 注册
关于网站域名变更的通知
查看: 46879|回复: 320
打印 上一主题 下一主题

PADS成功转Allegro步骤,有图有真相。。。(原创)

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-8-1 10:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 紫菁 于 2017-10-25 10:15 编辑
  y: _6 [! @% k$ D0 O4 M) E+ V. B# [  o1 B1 \
  若你是用allegro画板,但是正好有相同的模块或者设计是pads格式的,,那么你会想,要是pads可以成功转换成allegro,那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是,是不是。。
% o  g( h# U" z5 H, O  f 对,没错,坑爹的我就遇到了这个问题。。
2 i3 N9 Z" P; _# p7 | 我现在用的是allegro画MTK平台的板子,,但是呢,,每个新的平台MTK都会给我们相应的参考设计,尤其是Flash那块。对,没错,就是pads格式的。。$ S2 c  O: V$ o+ {$ W/ I
在没有研究成功的时候,,我都是对着MTK的设计在那自己lay flash,但是呢,公司要求还要仿真。经常是自己lay的到MTK那不给仿,说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。& `  X; S: C% N
于是乎,在芯片厂家的指导下,外加自己精心研究下。。。于是乎,,对,没错,,就成功了。。0 e$ w4 r! Z* x4 b7 I2 t. `5 U

" ^9 t' V+ o6 `/ t/ ]* ~ 论坛看了很多pads转allegro的,,有的是没成功,有的是成功了不能用的。。看不下去了。。。于是乎,分享我的经验。。。% o" Q1 C+ b, B4 N  _
再说一下,直接转入的时候就完全可以用,那是不可能的。。。有很多细节的地方,要处理好。。。
0 E3 e- V& ?1 q7 Q: F9 @" o! h, L. P, ?5 f 对了,觉得靠谱的话,可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:} 3 _6 ]* y& i% X
好了,不多说了,上附件。。。。原创哦。。。
游客,如果您要查看本帖隐藏内容请回复

; ~% S: `& f6 q0 o3 J

点评

支持经验分享!!!  发表于 2013-8-3 08:08

该用户从未签到

推荐
发表于 2019-6-29 18:14 | 只看该作者
======================================================================) B' d  T, i" i' g0 f
0 m. P) z* D- S: X5 v! K
Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
8 S2 X5 M$ |4 f3 r) W! y4 s3 I% U
======================================================================
4 t; @' h3 r! I8 f6 r; ^0 L  F! @# G; L; X
"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1,ID: 6). U! e" Z0 _  V  h! M$ E( x7 l" M
不受为导出选定的格式支持: 不支持的对象类型。
; b# d6 q( D- a: ]  X% J1 \- Q图片已跳过。1 z6 w0 J# x8 |0 W% o4 u1 t
"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1,ID: 6)
; @" O% k+ @# [3 q4 B8 z不受为导出选定的格式支持: 不支持的对象类型。
# T/ x3 z- p2 {$ K( n" R; C图片已跳过。
6 Q3 q/ r1 x! e- Y6 R6 Q"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19,ID: 38)( {* v, p% z2 n! Q2 n
不受为导出选定的格式支持: 不支持的对象类型。
; ^) \& A9 M3 @& W% Y  a1 J* @* _图片已跳过。
7 e8 O: b" c9 k3 K. A" I"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19,ID: 38)& F1 k2 U4 z% p% b
不受为导出选定的格式支持: 不支持的对象类型。
. w/ F5 L6 W! L! s! E& W图片已跳过。  t. K8 u, c3 B) F, q& @
' E& f1 i: n- k2 F8 Y
请问楼主,这种情况如何解决,PADS9.5导出asc时报错的
: [  x: h* m6 A) @) ?; {3 O; k% Z7 F+ C' A- ]" V7 h

该用户从未签到

推荐
发表于 2013-11-18 15:31 | 只看该作者
我的还是不行呢,好多的帖子都试过了,一直出现( |3 G7 `' i- j! y
Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
: i8 a9 A- G9 C$ w4 UUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.+ V; A- r; k- W( B& s
Reading PADS ASCII file header.; B1 ]8 ]2 ]1 v7 K: |
Version = PowerPCB4.0% o% l; g0 y6 V& k3 d
Route Layers = 2
' h0 ^# H, ~& h8 Y" _# I$ ] Units = METRIC
5 f4 V, o6 R  j$ M+ g' G1 R Hatch mode = Vertical / Horizontal
$ l' B; h3 O. z0 G; F% H/ i Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.0000083 V# e7 Z/ m, m/ E. `. g
Initializing new database.3 Q0 f+ ^. d" W4 `
Creating layers.
( L2 A# Z& z6 C9 Q8 jReading PADS ASCII file body.. H3 S% q. @' Z' n1 {$ M3 k. g
*MISC*
; o7 Y& x" W; i# g2 T! | *MISC*
2 @/ @# M4 o$ n; I+ q8 Q# iInformation: CSet 1_5_6 renamed to DEFAULT
9 s5 c6 C/ T: Y  c3 ^$ W* c; O; g  M) a
Warning: Allegro doesn't support default electrical CSets.
% p* }9 v  t" i8 C4 S; i6 o *MISC*" e% H  @. ~. `9 z
*MISC*
2 [2 I/ |7 o, I% y5 ?; s4 a% p& O *MISC*& D& T3 d. U' u1 t9 D9 }# E6 V
LZ帮忙看一下什么问题呢?

点评

你的这个问题,我也遇到了!在pads里面:Setup-design rules-class,然后把里面设置的规则删除就可以了  详情 回复 发表于 2017-2-21 09:38

该用户从未签到

推荐
发表于 2015-12-8 23:29 | 只看该作者
导不出,求解9 E% a+ ?- o4 F( r$ K2 @' J
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时,跳过关联网络参数。
$ x5 C' o7 s* M  v' E+ S9 G1 @"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1,ID: 8)$ o8 i) X* j) x. X3 ^5 D& m' x1 o
不受为导出选定的格式支持: 不支持的对象类型。
% a2 [4 H8 C& D, l. t% H6 a, ~2 U图片已跳过。
. w, A- g* Q/ I, c# k"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1,ID: 8)
. Y: M% [3 J5 z, p不受为导出选定的格式支持: 不支持的对象类型。
2 g# v3 J: G; z: i! G2 f图片已跳过。
. H2 [2 _1 f; k& ^使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时,跳过关联网络对象。- q1 ?, T5 u0 Q5 C) a) \" v* [
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时,跳过匹配长度组关联网络。
  • TA的每日心情
    开心
    2021-2-3 15:50
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2013-8-1 10:34 | 只看该作者
    下来看看先..........

    该用户从未签到

    6#
    发表于 2013-8-2 10:34 | 只看该作者
    学习!学习!
  • TA的每日心情
    开心
    2023-2-8 15:01
  • 签到天数: 1 天

    [LV.1]初来乍到

    7#
    发表于 2013-8-2 15:58 | 只看该作者
    值得学习!!!感谢分享!

    该用户从未签到

    8#
    发表于 2013-8-6 13:17 | 只看该作者
    多谢LZ分享,

    该用户从未签到

    9#
    发表于 2013-8-7 13:11 | 只看该作者
    Cadence 16.3 版本已经测试完,可以转成功,不过你的文件存放路径要全英文,不能有特殊字符 或者是中文。
    , ^, {  }1 d: s:lol:lol:lol:lol感谢楼主

    点评

    请问转成功后,接下来做什么?修改板子?没有对应的原理图网络,如果大改不方便啊  详情 回复 发表于 2016-3-20 09:44

    该用户从未签到

    10#
    发表于 2013-8-7 13:33 | 只看该作者
    支持原创 谢谢楼主无私分享

    该用户从未签到

    11#
     楼主| 发表于 2013-8-7 14:07 | 只看该作者
    duttway 发表于 2013-8-7 13:11
    7 `6 @) N4 a; pCadence 16.3 版本已经测试完,可以转成功,不过你的文件存放路径要全英文,不能有特殊字符 或者是中文。
    % K! q5 D" u- b( F7 l% R- v ...

    : O) B/ W0 O! {9 q这个大家都知道的好吧,,,路劲不能有中文,这个不用强调了。

    该用户从未签到

    12#
    发表于 2013-8-7 14:15 | 只看该作者
    hui_hui0228 发表于 2013-8-7 14:07
    ' u* v) m' G( S这个大家都知道的好吧,,,路劲不能有中文,这个不用强调了。
    : _) }& v9 `/ j0 }. Q# F+ g' q
    新手,不懂。    我现在转了1小时了,还在转的状态。

    该用户从未签到

    13#
     楼主| 发表于 2013-8-7 16:29 | 只看该作者
    duttway 发表于 2013-8-7 14:15 # N2 B" d. l4 ?+ D& t* {
    新手,不懂。    我现在转了1小时了,还在转的状态。
    ; |7 X# j' W( R/ l; [; l, c
    转了一个小时,,,,那就是有问题了啊。。肯定是你哪一步错了,,。转的过程很快,但是从这个brd考到另一个brd的速度很慢。

    该用户从未签到

    14#
    发表于 2013-8-9 09:46 | 只看该作者
    是可以转过来,但是转过来的元件属性值没有了,如10K电阻、0.1UF的电容等,就都没有元件值了,又不能增加进去。转过来还是有漏洞,望版主再研究下是什么原因造成的?ASC文件中是有元件值的。
  • TA的每日心情
    无聊
    2022-11-25 15:57
  • 签到天数: 1 天

    [LV.1]初来乍到

    15#
    发表于 2013-8-11 10:21 | 只看该作者
    之前试过不少方法都不行,有机会可以试试lz的方法

    该用户从未签到

    16#
    发表于 2013-8-12 16:35 | 只看该作者
    本帖最后由 zhongyiwaiting 于 2013-8-12 16:37 编辑 ; M. K) h5 c6 V# ?$ v
    4 j) \1 \8 r. `- k- x: g8 I2 j, L
    封装是否也要替换为我司设计中所用Symbol?
    ' c0 A# [% R$ y7 T  A$ N- f或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
    / Y8 u. H, U6 P- k  W请LZ详解,谢谢!

    01.png (95.62 KB, 下载次数: 8)

    01.png

    该用户从未签到

    17#
     楼主| 发表于 2013-8-13 10:45 | 只看该作者
    zhongyiwaiting 发表于 2013-8-12 16:35 ( X/ _# K' }1 F! t9 d' p
    封装是否也要替换为我司设计中所用Symbol?
    & Z3 I# S" B2 j& n2 _9 G9 s% v1 W或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
    1 M' V. S8 C9 E5 m. ^* {请L ...
    ! N+ Z5 Y- B6 }" m
    不需要,只要按我上面的步骤来,成功的话封装都是可以导进来的。。不需要另存。

    该用户从未签到

    18#
     楼主| 发表于 2013-8-13 10:46 | 只看该作者
    ouyanglianbing 发表于 2013-8-9 09:46 - c' u1 `. V. P3 w& ?
    是可以转过来,但是转过来的元件属性值没有了,如10K电阻、0.1UF的电容等,就都没有元件值了,又不能增加进 ...
    3 d0 B& ]5 \$ d4 T: K
    这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。

    点评

    正常的brd里当然有元件值。  详情 回复 发表于 2016-5-10 21:18
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-29 15:32 , Processed in 0.187500 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表