找回密码
 注册
关于网站域名变更的通知
查看: 835338|回复: 314
打印 上一主题 下一主题

PADS成功转Allegro步骤,有图有真相。。。(原创)

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-8-1 10:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 紫菁 于 2017-10-25 10:15 编辑
# J8 Y2 Q% @6 P2 o# z* l$ N( W
% j( `& w( E- e+ X  若你是用allegro画板,但是正好有相同的模块或者设计是pads格式的,,那么你会想,要是pads可以成功转换成allegro,那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是,是不是。。( x! J0 y: i4 n6 }( T- V
对,没错,坑爹的我就遇到了这个问题。。
! @* S  ^) K8 ` 我现在用的是allegro画MTK平台的板子,,但是呢,,每个新的平台MTK都会给我们相应的参考设计,尤其是Flash那块。对,没错,就是pads格式的。。0 ]% q+ C" b- h; @' k) R, |3 d3 \
在没有研究成功的时候,,我都是对着MTK的设计在那自己lay flash,但是呢,公司要求还要仿真。经常是自己lay的到MTK那不给仿,说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。) q0 b' N0 }+ Y6 _7 C# [
于是乎,在芯片厂家的指导下,外加自己精心研究下。。。于是乎,,对,没错,,就成功了。。( M2 y2 H  q5 u# t

- \+ F$ U7 d" a! R; J8 u3 X  R 论坛看了很多pads转allegro的,,有的是没成功,有的是成功了不能用的。。看不下去了。。。于是乎,分享我的经验。。。
% s, c; l7 F9 R* V 再说一下,直接转入的时候就完全可以用,那是不可能的。。。有很多细节的地方,要处理好。。。/ K" H1 l; |+ s- P5 i8 j# D
对了,觉得靠谱的话,可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
) J0 C! p/ Q! x3 N7 e) \ 好了,不多说了,上附件。。。。原创哦。。。
游客,如果您要查看本帖隐藏内容请回复

8 C" m6 {( ], G, W

点评

支持经验分享!!!  发表于 2013-8-3 08:08

该用户从未签到

推荐
发表于 2019-6-29 18:14 | 只看该作者
======================================================================
: J+ t7 z/ F2 P5 D& A8 i# ]7 l! K# ~5 V9 K
Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
0 `5 g! T! [% v3 U1 }. u
' I+ _. q8 p4 g6 H% `6 T1 N======================================================================
" I8 v! ^0 F4 W' C+ R3 \- e
9 y% |0 L7 Y; F  e- g"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1,ID: 6)
: u8 d/ d* J' S' {" f' _不受为导出选定的格式支持: 不支持的对象类型。8 i7 O- U6 \9 ^: @1 W. X/ \  N
图片已跳过。
7 \" R3 W9 s7 N  r% Q7 }"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1,ID: 6)
7 n, p& O  F4 G2 W/ J不受为导出选定的格式支持: 不支持的对象类型。6 o, y! F" `6 V" z! F* a  K: G6 j
图片已跳过。
0 j/ n/ w) k* U' [* M: E  }) }4 J"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19,ID: 38)5 N& D# X' P0 W! d$ u+ h1 |
不受为导出选定的格式支持: 不支持的对象类型。
, Z$ n2 C, t8 V图片已跳过。
" s% u6 i: l1 l/ V* P% Z"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19,ID: 38)
8 F% c4 l- x/ Z; P* z' O不受为导出选定的格式支持: 不支持的对象类型。
7 u' w2 P! [( j" `* y& n- z图片已跳过。4 Y' S& O2 D9 `+ d

9 }: c, T) z" b2 y请问楼主,这种情况如何解决,PADS9.5导出asc时报错的" f/ x7 [% k6 N+ f9 I) Q6 [

5 s" H, Z& G9 M. R1 p

该用户从未签到

推荐
发表于 2013-11-18 15:31 | 只看该作者
我的还是不行呢,好多的帖子都试过了,一直出现
$ x4 s4 ]. ~+ ?, g, J9 WTranslating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.0 X1 v6 n/ d9 c
Using translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.. J9 u2 Q9 y8 U& b2 L
Reading PADS ASCII file header.
" h5 Y4 B2 Y- W5 _5 z% k! r Version = PowerPCB4.0
) ?5 S! {6 L/ X3 r+ h" h Route Layers = 2- E- c% b2 I- P6 W' p9 U6 x# A
Units = METRIC
+ {- i9 F5 j2 Z9 l3 y$ k  f Hatch mode = Vertical / Horizontal- e& M$ y4 Y, F
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
. O/ j) g* g) wInitializing new database.% b- [9 Q. x4 P$ {6 l8 w$ S' s% ^
Creating layers.- z3 g2 r, J" O- g- y7 ?: k  U
Reading PADS ASCII file body.% \+ H. F3 s& J
*MISC*: t9 V. Z1 N5 @5 F5 U
*MISC*# \' h/ {" P+ J( b# W; ?' {4 [% B3 S' L
Information: CSet 1_5_6 renamed to DEFAULT. f) H* `/ j( e2 n3 K" J% o  o3 b
# }  _/ ?! S4 [  c0 S3 n% o" x
Warning: Allegro doesn't support default electrical CSets.1 k, E2 G: }  |# t% S
*MISC*
$ Q7 i5 a2 o+ o2 W. v) ^! L; R *MISC*
' Y; Q- H$ t; ? *MISC** v8 s- Q- h/ z3 m/ I
LZ帮忙看一下什么问题呢?

点评

你的这个问题,我也遇到了!在pads里面:Setup-design rules-class,然后把里面设置的规则删除就可以了  详情 回复 发表于 2017-2-21 09:38

该用户从未签到

推荐
发表于 2015-12-8 23:29 | 只看该作者
导不出,求解
& E+ \9 {2 j& }7 h3 {: x4 d使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时,跳过关联网络参数。, l: N8 {- Z" a9 Y! j
"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1,ID: 8)
3 I) j9 S& L2 V8 r$ o不受为导出选定的格式支持: 不支持的对象类型。
3 @1 o: n3 D* J# o: z& ^# v图片已跳过。
5 H& z. i' l& j"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1,ID: 8)7 m- n+ ~7 @% k
不受为导出选定的格式支持: 不支持的对象类型。& M! m, y; I/ I
图片已跳过。& z/ ^( n# _3 G
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时,跳过关联网络对象。
# F7 w# ~, @0 z. ~, C使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时,跳过匹配长度组关联网络。
  • TA的每日心情
    开心
    2021-2-3 15:50
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2013-8-1 10:34 | 只看该作者
    下来看看先..........

    该用户从未签到

    3#
    发表于 2013-8-2 10:34 | 只看该作者
    学习!学习!
  • TA的每日心情
    开心
    2023-2-8 15:01
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2013-8-2 15:58 | 只看该作者
    值得学习!!!感谢分享!

    该用户从未签到

    5#
    发表于 2013-8-6 13:17 | 只看该作者
    多谢LZ分享,

    该用户从未签到

    6#
    发表于 2013-8-7 13:11 | 只看该作者
    Cadence 16.3 版本已经测试完,可以转成功,不过你的文件存放路径要全英文,不能有特殊字符 或者是中文。
    7 C! U2 C% i$ A3 K:lol:lol:lol:lol感谢楼主

    点评

    请问转成功后,接下来做什么?修改板子?没有对应的原理图网络,如果大改不方便啊  详情 回复 发表于 2016-3-20 09:44

    该用户从未签到

    7#
    发表于 2013-8-7 13:33 | 只看该作者
    支持原创 谢谢楼主无私分享

    该用户从未签到

    8#
     楼主| 发表于 2013-8-7 14:07 | 只看该作者
    duttway 发表于 2013-8-7 13:11
    6 P5 e' Q6 H# k8 p' HCadence 16.3 版本已经测试完,可以转成功,不过你的文件存放路径要全英文,不能有特殊字符 或者是中文。8 U: ]7 B- W: R& \$ `) Q7 S2 f
    ...
    ' Z* a5 Z3 p: c' R" m
    这个大家都知道的好吧,,,路劲不能有中文,这个不用强调了。

    该用户从未签到

    9#
    发表于 2013-8-7 14:15 | 只看该作者
    hui_hui0228 发表于 2013-8-7 14:07
    7 _+ Z" S! f# k$ b这个大家都知道的好吧,,,路劲不能有中文,这个不用强调了。

    % G- E% K+ C6 B6 ?" D# h' v新手,不懂。    我现在转了1小时了,还在转的状态。

    该用户从未签到

    10#
     楼主| 发表于 2013-8-7 16:29 | 只看该作者
    duttway 发表于 2013-8-7 14:15 ' w+ u: s6 H# g/ y
    新手,不懂。    我现在转了1小时了,还在转的状态。
    $ e- n2 L9 t" r* T% `( D
    转了一个小时,,,,那就是有问题了啊。。肯定是你哪一步错了,,。转的过程很快,但是从这个brd考到另一个brd的速度很慢。

    该用户从未签到

    11#
    发表于 2013-8-9 09:46 | 只看该作者
    是可以转过来,但是转过来的元件属性值没有了,如10K电阻、0.1UF的电容等,就都没有元件值了,又不能增加进去。转过来还是有漏洞,望版主再研究下是什么原因造成的?ASC文件中是有元件值的。
  • TA的每日心情
    无聊
    2022-11-25 15:57
  • 签到天数: 1 天

    [LV.1]初来乍到

    12#
    发表于 2013-8-11 10:21 | 只看该作者
    之前试过不少方法都不行,有机会可以试试lz的方法

    该用户从未签到

    13#
    发表于 2013-8-12 16:35 | 只看该作者
    本帖最后由 zhongyiwaiting 于 2013-8-12 16:37 编辑 / y' ~5 h" c3 n1 q

    ( d: h6 _2 E9 }0 k3 U封装是否也要替换为我司设计中所用Symbol?
    9 s0 B7 `; V# V  M. Q( ~+ ]8 j/ k或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?: C& G5 L6 s* s6 |; Q6 W8 {9 @7 y
    请LZ详解,谢谢!

    01.png (95.62 KB, 下载次数: 4)

    01.png

    该用户从未签到

    14#
     楼主| 发表于 2013-8-13 10:45 | 只看该作者
    zhongyiwaiting 发表于 2013-8-12 16:35 2 _, Z* ~" t8 {" T: o4 @
    封装是否也要替换为我司设计中所用Symbol?
    2 M# F0 }/ \- T, g% C+ d或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?" k$ Y, _6 p: R$ W0 a  Z
    请L ...

    ' R% p! N9 M  a/ G/ p$ r不需要,只要按我上面的步骤来,成功的话封装都是可以导进来的。。不需要另存。

    该用户从未签到

    15#
     楼主| 发表于 2013-8-13 10:46 | 只看该作者
    ouyanglianbing 发表于 2013-8-9 09:46 9 U$ B# D) @1 u$ f: I' W* v/ |
    是可以转过来,但是转过来的元件属性值没有了,如10K电阻、0.1UF的电容等,就都没有元件值了,又不能增加进 ...

    : E7 B6 P) g, R1 \% k$ Z这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。

    点评

    正常的brd里当然有元件值。  详情 回复 发表于 2016-5-10 21:18
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-8 05:54 , Processed in 0.156250 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表