PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
! Q0 c% F" O+ `# D' M7 Q 在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
7 b; q2 G0 h( m/ d0 ? 于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。
# w/ Y7 f+ j! ?  i! X
论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

fengyingyueshao

======================================================================
9 U. r# r0 `) b* `
Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
7 J/ E8 E0 p  O9 w
2 }2 Y- |$ R" m  M9 E======================================================================
& e4 w  w/ J0 G6 q! ~
"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
& w9 r2 M2 z! i7 F不受为导出选定的格式支持: 不支持的对象类型。
& ?" f2 F5 z2 T: B( C图片已跳过。
+ o1 x7 U1 c8 L- v- |"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
& H8 b7 K# p: J9 k0 J6 \% L不受为导出选定的格式支持: 不支持的对象类型。
5 e' l9 O) z. O  @; J' t6 J# n图片已跳过。

/ o- f, J( s+ `: @请问楼主，这种情况如何解决，PADS9.5导出asc时报错的
& q1 d5 c: z1 t& a3 d$ r* W# T0 m
8 @& Y" p" y; ]! X0 U% w7 B

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
, J! s2 f' ~/ b7 F6 BTranslating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
; A! k# s9 z5 E; B5 T" y/ zUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
% f; O0 s. b$ u3 B: C0 yReading PADS ASCII file header.
, V/ j& G& k2 m4 ?/ k Version = PowerPCB4.0
Route Layers = 2
Units = METRIC
Hatch mode = Vertical / Horizontal
0 A* R, }5 ]) w1 V0 y! y Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
0 n% I5 m8 t6 d1 y9 E0 OInitializing new database.
9 h1 w' Y5 F1 g& ]+ Z Creating layers.
9 v8 v% |  y2 V$ N! \# v+ y. sReading PADS ASCII file body.
( T6 o. f1 F1 w7 Z# u8 @ *MISC*
4 D4 ]! K" F1 a& r  }8 d$ n; k *MISC*
Information: CSet 1_5_6 renamed to DEFAULT

3 s! y$ N/ }2 K; \2 cWarning: Allegro doesn't support default electrical CSets.
2 W, o: \: {, b$ _ *MISC*
*MISC*
& N$ M1 |* ]1 |* k! ?$ j  w *MISC*
- F% j, c' e4 j( ?5 KLZ帮忙看一下什么问题呢？

08181001

导不出，求解
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
* r" \5 N& L  N- a3 s! ^8 I5 m"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
, y9 S$ [, |% n: s不受为导出选定的格式支持: 不支持的对象类型。
( N0 i8 m( f  N4 `& f图片已跳过。
. \4 B4 L' c+ @/ Z  F6 A7 e5 @"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
8 _- @9 y: v5 l. J" s使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
3 X' v5 c" s+ |* @:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
+ b* r7 q/ y3 h- M+ f9 iCadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
...

这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
% d! ^3 A3 c8 G& O# l8 ~这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

3 z* _4 c" @( w; s: A9 `新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
8 H8 p+ n3 |0 D新手，不懂。    我现在转了1小时了，还在转的状态。

转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

4 Y. Y/ x7 L# p1 H
' c3 t# \7 \1 s$ H封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
4 C5 u" R/ B0 k! v- y  _8 t请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
2 M. p" |4 d1 J4 g' C封装是否也要替换为我司设计中所用Symbol?
6 V  h5 _/ n* f# x5 G: P或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请L ...

不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。