PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
对，没错，坑爹的我就遇到了这个问题。。
我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
( _2 H2 v- o+ r' [, f# O9 P 在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
9 Q. U% u8 d) s0 ^/ Q8 q( x 于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。
0 D  s! e2 `1 E0 r
9 {1 p5 R! l3 U+ M) I1 q5 M 论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
0 O. I2 D' u7 v2 k! E* q, A2 Q 对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

fengyingyueshao

======================================================================

Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
7 _1 u/ y$ ~! |: Z8 M% j5 b
2 o9 K8 S: e# P0 I# u' o======================================================================

"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
' v: e5 W$ }/ Z不受为导出选定的格式支持: 不支持的对象类型。
! U$ K, f" }+ L9 e8 @图片已跳过。
"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
  w$ R# h4 Z' b1 P6 e图片已跳过。
% E' V/ r. A/ n- p3 t4 d3 x" N"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。

请问楼主，这种情况如何解决，PADS9.5导出asc时报错的

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
& ?: b8 L4 }# }4 ?3 {Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
; q6 M3 v" a: VUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
7 X; a: s  K+ c0 o& X. h) @% X# g Version = PowerPCB4.0
8 M. G6 ]: n" O; c) p5 x6 ~ Route Layers = 2
, J9 o* I# n) c( }7 @ Units = METRIC
6 c* Y: f. i) I* C7 R6 V Hatch mode = Vertical / Horizontal
Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
' i/ W/ q' p/ ?, e" L( I: AInitializing new database.
Creating layers.
Reading PADS ASCII file body.
) W9 M. y8 g4 b7 U, ` *MISC*
# o/ e; j$ s2 d" P1 b" m *MISC*
- w: K0 r% c! `' t7 tInformation: CSet 1_5_6 renamed to DEFAULT
/ v, k$ n# ?6 ^# B. ]' o: G
& `" c( a! R- j9 E. nWarning: Allegro doesn't support default electrical CSets.
2 L8 u, T, g1 c1 { *MISC*
8 ?' g% K% m: z8 @9 K2 k *MISC*
*MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
4 t& G% ~" s2 x3 b8 g使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
8 g4 ^4 u- C% j' U) H1 i不受为导出选定的格式支持: 不支持的对象类型。
图片已跳过。
' n8 h+ \- T/ _' c! \# C4 T& R"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
3 l) }+ \/ I# }: d! \) o( a图片已跳过。
0 P& K; n! w" k4 B0 Y3 U4 Q; }使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
/ H# S+ ^! {0 v5 o) E:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
5 s. l% O9 W# d4 T; a" D0 k7 D ...

$ W+ x% v" [2 g" J这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
9 Q7 a; b# [  w3 ~% F; S这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
新手，不懂。    我现在转了1小时了，还在转的状态。

) ?( e' C; L* d4 m& }* D1 t4 {转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

( N5 e8 J6 p* G% S( n4 u
封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
3 l1 Q9 z& K1 V7 A请L ...

6 r2 V) z! _, d不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

) Z' l$ A0 A0 y! u! @这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。