PADS成功转Allegro步骤，有图有真相。。。（原创）

hui_hui0228

  y: _6 [! @% k$ D
  若你是用allegro画板，但是正好有相同的模块或者设计是pads格式的，，那么你会想，要是pads可以成功转换成allegro，那我就可以直接用这个已经画好的模块或者这个全部的设计了。。那我就不用重lay了。。是不是，是不是。。
% o  g( h# U" z5 H, O  f 对，没错，坑爹的我就遇到了这个问题。。
2 i3 N9 Z" P; _# p7 | 我现在用的是allegro画MTK平台的板子，，但是呢，，每个新的平台MTK都会给我们相应的参考设计，尤其是Flash那块。对，没错，就是pads格式的。。
在没有研究成功的时候，，我都是对着MTK的设计在那自己lay flash，但是呢，公司要求还要仿真。经常是自己lay的到MTK那不给仿，说是要严格按照他的设计来。。这就逼着我不得不copy他们的。。。
于是乎，在芯片厂家的指导下，外加自己精心研究下。。。于是乎，，对，没错，，就成功了。。

" ^9 t' V+ o6 `/ t/ ]* ~ 论坛看了很多pads转allegro的，，有的是没成功，有的是成功了不能用的。。看不下去了。。。于是乎，分享我的经验。。。
再说一下，直接转入的时候就完全可以用，那是不可能的。。。有很多细节的地方，要处理好。。。
0 E3 e- V& ?1 q7 Q: F9 @" o! h, L. P, ?5 f 对了，觉得靠谱的话，可以给我加点分哦。。我不会嫌弃滴。。。。{:soso_e113:}
好了，不多说了，上附件。。。。原创哦。。。

游客，如果您要查看本帖隐藏内容请回复

; ~% S: `& f6 q0 o3 J

fengyingyueshao

======================================================================

Database conversion 报告(在文件 RK3288-LPDDR3P232SD6-V12-20140623HXS.pcb 中) -- Sat Jun 29 17:35:54 2019
8 S2 X5 M$ |4 f3 r
======================================================================
4 t; @' h3 r! I8 f6 r
"标签”图片位于层 Top 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
不受为导出选定的格式支持: 不支持的对象类型。
; b# d6 q( D- a: ]  X% J1 \- Q图片已跳过。
"标签”图片位于层 <所有层> 的 (-2202.69, -2117.32) 旁(图形名称:BGA636_1，ID: 6)
; @" O% k+ @# [3 q4 B8 z不受为导出选定的格式支持: 不支持的对象类型。
# T/ x3 z- p2 {$ K( n" R; C图片已跳过。
6 Q3 q/ r1 x! e- Y6 R6 Q"标签”图片位于层 Top 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
; ^) \& A9 M3 @& W% Y  a1 J* @* _图片已跳过。
7 e8 O: b" c9 k3 K. A" I"标签”图片位于层 <所有层> 的 (-2549.01, -1772.58) 旁(图形名称:BGA636_19X19，ID: 38)
不受为导出选定的格式支持: 不支持的对象类型。
. w/ F5 L6 W! L! s! E& W图片已跳过。

请问楼主，这种情况如何解决，PADS9.5导出asc时报错的
: [  x: h* m6 A) @) ?; {

mingtiandejiyi

我的还是不行呢，好多的帖子都试过了，一直出现
Translating E:/SPB16.3/Allegro/temp/project/S713OBX_SUBFPC/11.asc.
: i8 a9 A- G9 C$ w4 UUsing translator version @(#)$CDS:  pads_in.exe v16-3-85D 11/3/2009 Copyr 2009 CADENCE DESIGN SYSTEMS.
Reading PADS ASCII file header.
Version = PowerPCB4.0
Route Layers = 2
' h0 ^# H, ~& h8 Y" _# I$ ] Units = METRIC
5 f4 V, o6 R  j$ M+ g' G1 R Hatch mode = Vertical / Horizontal
$ l' B; h3 O. z0 G; F% H/ i Hatch grid = 0.100000, angle = 0.000000, anti-pad spacing = 0.000008
Initializing new database.
Creating layers.
( L2 A# Z& z6 C9 Q8 jReading PADS ASCII file body.
*MISC*
; o7 Y& x" W; i# g2 T! | *MISC*
2 @/ @# M4 o$ n; I+ q8 Q# iInformation: CSet 1_5_6 renamed to DEFAULT
9 s5 c6 C/ T: Y  c3 ^$ W
Warning: Allegro doesn't support default electrical CSets.
% p* }9 v  t" i8 C4 S; i6 o *MISC*
*MISC*
2 [2 I/ |7 o, I% y5 ?; s4 a% p& O *MISC*
LZ帮忙看一下什么问题呢？

08181001

导不出，求解
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络参数。
$ x5 C' o7 s* M  v' E+ S9 G1 @"标签”图片位于层 Top 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
不受为导出选定的格式支持: 不支持的对象类型。
% a2 [4 H8 C& D, l. t% H6 a, ~2 U图片已跳过。
. w, A- g* Q/ I, c# k"标签”图片位于层 <所有层> 的 (-45.58296, -70.38294) 旁(图形名称:BGA636_1，ID: 8)
. Y: M% [3 J5 z, p不受为导出选定的格式支持: 不支持的对象类型。
2 g# v3 J: G; z: i! G2 f图片已跳过。
. H2 [2 _1 f; k& ^使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过关联网络对象。
使用低于 PADS Layout v9.4 版本的格式导出 ASCII 时，跳过匹配长度组关联网络。

daicy

下来看看先..........

lchpcb

学习！学习！

chenxhunter

值得学习！！！感谢分享！

sallyhuang

多谢LZ分享，

duttway

Cadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
, ^, {  }1 d: s:lol:lol:lol:lol感谢楼主

qooop

支持原创 谢谢楼主无私分享

hui_hui0228

duttway 发表于 2013-8-7 13:11
7 `6 @) N4 a; pCadence 16.3 版本已经测试完，可以转成功，不过你的文件存放路径要全英文，不能有特殊字符 或者是中文。
% K! q5 D" u- b( F7 l% R- v ...

: O) B/ W0 O! {9 q这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

duttway

hui_hui0228 发表于 2013-8-7 14:07
' u* v) m' G( S这个大家都知道的好吧，，，路劲不能有中文，这个不用强调了。

新手，不懂。    我现在转了1小时了，还在转的状态。

hui_hui0228

duttway 发表于 2013-8-7 14:15
新手，不懂。    我现在转了1小时了，还在转的状态。

转了一个小时，，，，那就是有问题了啊。。肯定是你哪一步错了，，。转的过程很快，但是从这个brd考到另一个brd的速度很慢。

ouyanglianbing

是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进去。转过来还是有漏洞，望版主再研究下是什么原因造成的？ASC文件中是有元件值的。

小懒懒

之前试过不少方法都不行，有机会可以试试lz的方法

zhongyiwaiting

封装是否也要替换为我司设计中所用Symbol?
' c0 A# [% R$ y7 T  A$ N- f或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
/ Y8 u. H, U6 P- k  W请LZ详解,谢谢!

hui_hui0228

zhongyiwaiting 发表于 2013-8-12 16:35
封装是否也要替换为我司设计中所用Symbol?
& Z3 I# S" B2 j& n2 _9 G9 s% v1 W或者也要先把PADS的库导为allegro的Symbol,再导入PCB文件?
1 M' V. S8 C9 E5 m. ^* {请L ...

不需要，只要按我上面的步骤来，成功的话封装都是可以导进来的。。不需要另存。

hui_hui0228

ouyanglianbing 发表于 2013-8-9 09:46
是可以转过来，但是转过来的元件属性值没有了，如10K电阻、0.1UF的电容等，就都没有元件值了，又不能增加进 ...

这个元件值好像BRD里面本来就不会显示吧。。要看元件值还是要看原理图的吧。