2012年IPC第一届PCB设计大赛（中国区）作品点评

pcb

---------只代表个人意见

% |" E( f5 n9 L* l# W5 c先来看下冠军的作品
6 l7 ?  i/ [, g, f/ W3 O% ]1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。
/ e& C# G3 Z, ~
8 o0 i, R8 D1 }/ L
& J$ I- r( b4 D8 c

游客，如果您要查看本帖隐藏内容请回复

routon

请教楼主，冠军的四片ddr数据线基本等长，但最后一片地址线和数据线长度差很远。而亚军的四片ddr数据线长度不一，但基本上每片的数据线和地址线能做到等长，请问首选哪种布局呢？

yujishen1211

谢谢喽住指点哈，第三个是我画的稍加说明下吧当初设计的部分想法吧。
1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。
6 o1 y( d! a6 V# V; N- H! g9 ]DDR3只需要单片等长，单片读取，所以片与片之间无需等长，只需要组内等长即可，所以此次等长没有空间问题。
& ]8 K# m: p1 C) b% P3、我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。
复位这类是可以不遵循拓扑，不绕等长，lz可以详细阅读手册。
4、我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。、
6 p2 C+ ~  Z0 y+ Y" \虽然实际用用，ddr3接口的1.5v电压只会存在于下半部，但是仅以此次参赛板设计考虑，电容分部摆放可以保证整版电源的质量。
5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。
我也看了冠军亚军对于mos管的处理，当初想全包的，但是全包会致使机贴出现虚焊等不良状态。况且转换计算后，现宽肯定是满足供电要求的。

5 K1 @1 H6 H6 D/ ]
- `; D, H+ H5 ~- b- H至于最后ref确实是一大败笔，因为时间上不够，草草联通而已。
: T+ V$ J9 D3 X, M- X
1 H$ K. a/ o; k, p2 `$ }
lz水平还是相当高的，希望以后向楼主多多学习，此处留下qq：496710433，以后多多交流。

lht-tz

yujishen1211 发表于 2012-12-19 12:04
谢谢喽住指点哈，第三个是我画的稍加说明下吧当初设计的部分想法吧。
1.我们开L3层来看。地址线(黄色)走线 ...

你好！请假2个问题
; D$ A- {# j4 i: _8 ~        “DDR3只需要单片等长，单片读取，所以片与片之间无需等长，只需要组内等长即可”这里指的是MCU与RAM_A、RAM_B、RAM_C、RAM_D之中的一片等长？如MCU与RAM_A等长即可？ RAM_B、C、D之间对称互联即可？（有没有相关资料分享一下下嘻嘻）
" S* J8 A$ F+ v. L, Q. Q3 ?4 h: q) s还有数据线呢？JIMMY是把4个RAM都统一一个长度的？有必要吗。（有条件那是必须的）

tzljbj

点评的很犀利，我想问一下第一名的铺铜避开电感下方，这么做对EMI是否有作用？亚军，季军都没做这个。。！

shark4685

支持楼主犀利的点评！

风刃

楼主很专业，也是个高手。

cxt668

看起来画的不错

dzkcool

名次之争没什么意义，重在参与，在此加上我的几点小意见，对事不对人：
; |" Z: i1 q0 a  S" T, B
- {1 j0 }# o/ G: J
5 n0 q, i) [; r/ Z5 ]
( W0 ^- l1 L% n" \) o) |
% g, h2 b/ A+ F* q/ M

hukee

这次的，pcb文件在那？

ted0925

hukee 发表于 2012-12-19 13:54
这次的，pcb文件在那？

PCB文件可在IPC官网上下载。 cadence 16.5版的

ling_tina

确实很不错。。学习学习

jpyang

受教了，谢谢

hukee

ted0925 发表于 2012-12-19 15:00
; f' W8 k2 G" a* rPCB文件可在IPC官网上下载。 cadence 16.5版的

+ V7 a5 X$ D& W谢谢，已经在论坛下了。
- ]5 l0 L' [* @8 o$ Q$ r
不知道那个ddr3部分是否已经完成的，布线是否还需要优化。
* N2 L7 r. ~, _
3 Q) ?3 ]: ]7 [+ y8 w5 q因为我发现，如果ddr部分走线，放在我这边的硬件恐怕都不会让过的。

主要是有以下疑问：

1，线的45度走线角度小了，看图已经接近直角了。
$ r2 X4 `* |, n8 ]' S6 x* D2，clk 线要求过匹配电阻然后在入pin。
. K/ S3 m8 U- m' ?# n3，如clk线在cpu端要求在pin附近放via，不允许走出然后放via。
! z2 w* E$ |1 D5 i; s4,  5mil的线能出cpu，就不让4mil的线出cpu。
; P) F, o' G6 q" C3 h2 b2 m5， ddr ref电压，不允许走15mil的线宽，都是要求铺铜，至少要25mil宽度，一片ddr3就要这个要求，何况是4片。
9 A! c; a7 o( K" g, C9 t6， line to via都是要求10mil以上，同line to line一样。

4 `* e0 ^& V* Y2 [1 {唉。

yujishen1211

hukee 发表于 2012-12-19 16:15
/ w$ h6 C. \3 F& @& ]6 g谢谢，已经在论坛下了。

0 _3 k3 [' y# O* H0 f# p* O7 t不知道那个ddr3部分是否已经完成的，布线是否还需要优化。

我说下我的亲身经历哈，设计时间总计差不多是九点半至下午五点半
- x( f* t. Z& P7 y9 k. f所以很多细节不是参与的人不知道
- d7 [; m7 i& q3 T4 o5 K8 O6 z6 }是大家都没法去做
/ O' N8 F8 @& }) u层数、线宽因考题限制的
层数限制的情况下你说的间距控制不易
我的只控制line to line 的
9 \1 ?" T# w" p0 O* [) L至于line to via 此设计中是不可能的吧

weixiongnt

与高手为邻，能学到不少知识！