求教Antenna Vias是指什么意思

bujinghui2008

求教Antenna Vias是指什么意思，在16.2以上版本的allegro中，在使用dangling时里面有这个报告，但是我没有发现有什么问题，求高手赐教  感谢

joshcky

如果一个4层板的VIA ，没有任何连接，判断为Dangling Vias
3 |  c4 [5 A) Y% p如果信号只是从第2层连到第4层，则判断为: Antenna Vias 原因为VIA所在第一层没任何连接，则为Ant
' s% S$ {" E: b9 Z0 S; b0 O如果信号从第1层连到第4层，则不报错。

szc1983

可能类似于dangling via的意思吧
, z- @3 \4 @8 ^3 m) ]单独的没有连任何网络的via
在电路中相当于天线
$ R: _- q. L8 W8 N3 q类似于dangling line是要删除的

donkey

如果一个4层板的VIA ，没有任何连接，判断为Dangling Vias
, O, k% V6 ^, v- x如果信号只是从第2层连到第4层，则判断为: Antenna Vias 原因为VIA所在第一层没任何连接，则为Ant
5 M8 w: q% p+ W/ E6 p如果信号从第1层连到第4层，则不报错。
楼上正解

wisedong

不太明白

xiaomangguo123

用来检查所有的悬空过孔

bujinghui2008

szc1983 发表于 2012-4-2 16:10
/ [: V9 a, x% j2 s1 t) g" _可能类似于dangling via的意思吧
! M6 [: Q4 X7 [1 o单独的没有连任何网络的via
" V7 X: @: V: }& t在电路中相当于天线

8 k# A6 F6 F) H/ q( J" M9 D这个不是dangline vias，dangling已经另外付咯，这个事在下面的，查了下都有连接的哦

szc1983

bujinghui2008 发表于 2012-4-13 15:02
这个不是dangline vias，dangling已经另外付咯，这个事在下面的，查了下都有连接的哦

话要说清楚，
* Y8 E% x0 e2 m/ D说不清楚可以上图

l1454828

Antenna Via is defined as a via and associated wiring connected to a net by a single wire.

anjing200707

多层板非完全用到的过孔。。。

tjukb

同问，这样的过孔啥时候需要特殊处理，啥情况下可以忽略。
目前我的板子都是忽略不管的，不知道有啥危害没有？

lixianghui

我也是忽忽略不管的!在板子周围打地孔,有部分会变Antenna Vias ,很无语!

szc1983

lixianghui 发表于 2012-4-25 14:22
我也是忽忽略不管的!在板子周围打地孔,有部分会变Antenna Vias ,很无语!

3 f1 V; E8 H. B8 w那是因为你的孔没连到主地上面
5 ~! I2 e" z* T# U) {2 ]你以为是地孔实际不是地孔
忽略不管是很不专业的做法，不应该提倡

lixianghui

楼上说"孔没连到主地上面" 说法有些牵强!
' m# l" h! Z0 \* {2 X因为我有专门的GND层,GND VIA 怎会没有连到主地上呢?
, c3 Q7 B9 J+ {- x* R8 D" U: Q"你以为是地孔实际不是地孔"  
% j% s7 ?. a+ D" ^; r2 F我点击查看VIA的网络,显示确实是 GND NET,这有如何解释呢?
8 W& s; R, m/ b( P3 `

cvntao

很大程度上是可以忽略的，这个一般都是电源  地网络中某个地方铺一块铜皮，上面打了多个孔就会报成是Antenna Vias

xjlovex

沒有吧  我BRD FILE上 RUN   Dangling 裏面的是出現的幾乎囊括了我所有NET的線 什麽原因喃

zzqyw2002

Report methodology:
# [% U1 w+ S! R/ z- I0 h" s% s. A  - Dangling lines have at least one end not connected.
  - Dangling vias have a single connection
2 P4 p7 S( w$ n  ]" s      - and not a testvia or a thieving via.
  - Antenna vias do not have a connection on their start or end layer.
      - Plus they are not a thieving via.
      - Optionally, VOLTAGE nets and testvias can be suppressed with
; r5 Q1 e1 e" W7 t: g9 ^' c        the environment variable report_antennavia.
  e# A2 g8 r; Q) J& M  - In all cases output is suppressed if an object has the OK_DANGLE
    property or is not part of the current partition.
& G% q* A4 @3 m9 H+ t4 s& r

) ^: M! u& a6 `# }