【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

cousins · 发表于 2014-1-16 17:31

hugeme 发表于 2013-12-16 16:06
3 b- y4 I) P3 e `; T问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的 ...

不要抓Vmeans
抓Vthreshold
timing 应该以读AC threshold和DCthreshold为准
通常是包含了TCO的，具体你可以咨询供应商
况且你再设计的时候一定会保证建立裕量和保持裕量，TCO通常是不会大于整体skew的

caobolj · 发表于 2014-1-27 09:52

学学

fangjunjie · 发表于 2014-4-3 17:10

看啊

hero1380 · 发表于 2014-5-4 17:19

forevercgh 发表于 2008-5-20 12:37- H* F7 w! Z& s
需要罗嗦一个问题，所有的参数的采样点都是pin，而不是die（大家基本都在使用的可不是裸片，没法die上直接 ...

如果说所有的参数的采样点都是pin，而不是die，对于测试来说是方便了，可是和allergo定义的first switch/settle time貌似die啊，如果是pin，那应该是对应图中红圈中的点，不知道我说的对不对。

xiaomujie · 发表于 2014-5-22 17:42

支持！

huchunjie2011 · 发表于 2014-7-22 17:29

厉害，能整理能资料就更好啦

XPH · 发表于 2014-8-26 23:27

此帖已沉

c86518 · 发表于 2014-9-17 11:23

呵呵。若干年后，看到这个帖子，……

jj9981 · 发表于 2014-10-10 09:57

楼主咋不继续写下去，支持

ywz20231 · 发表于 2014-10-10 23:23

高手坐镇，要积极学习

terry_yung · 发表于 2015-9-18 16:34

写的什么东西，两个图从两个不同文档截图过来的，hyperlynx你确定可以校准吗？

terry_yung · 发表于 2015-9-18 16:44

时钟和数据对测试负载验证TCO输出完全同步的根本没延时

bashao · 发表于 2015-9-23 22:59

感谢楼主理论知识的补充

帐号		自动登录	找回密码
密码			注册

推荐内容 /1