|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑 ) U% `1 |4 \5 A( A# }
0 u. e h3 d6 j) [3 [: v: T
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线
- Y6 ?8 T5 j! l y8 b0 u9 J# O3 R' p. D# t& N9 @* c4 U/ p! m3 }7 i
PCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。% r+ z$ F; k7 L3 I" P% j/ _- H8 `) i
7 o6 c9 s3 ?/ _% {' a/ t- A1 Q/ Q' Y3 Y
1、首先要为所有要画等长线的网络，放置上类
$ m, ^2 ?5 e) E5 U
- u2 y7 C$ ]6 g( B6 Z+ J: _$ |
. f) e; P" d! q# t
+ a& v0 }# z( T8 E8 n) m) R& l0 e. q1 @
类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。) j' k2 f9 x+ B" l- Y% L) U7 E
* \" e4 Q$ l) k! I% Q( P
, ]0 {9 F4 w' p, s3 o0 @6 C0 H
5 {9 W! g$ I& D+ \: m Q% `' W1 Z' ?5 w3 o, D2 ]" O
) M8 C/ n, ?5 Y# H2 Z$ I5 i; O3 O7 D' \9 w7 s t5 a# A# G. }# g1 ~
|
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
3 N$ M9 }# D) m) M( ^/ @! Y
