|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑 # H3 z3 y& o# g
9 U& Y3 S/ Y- H% v! ~altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线& V: W; W( b. c% y, j0 L
0 m, q& {* ?) s8 }; IPCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。
- o3 D* ?! d7 K
! J f" }8 y# s5 E, G8 ? i! ]1、首先要为所有要画等长线的网络，放置上类) m h4 y: [3 ~5 W0 q1 Q
/ R P& g- K/ u) v/ O; R, ~; U7 ~$ L9 a
9 q0 C, x5 m( I1 m
/ g5 f8 {/ v8 J8 p9 F. `类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。
$ O8 v% }9 }) h1 v+ A
L" \$ B3 o6 c/ W7 J/ w9 X3 R8 C4 b1 h
0 R8 \: X* O$ ?4 ]
% }& _) L; @, S! w' U# [3 b
/ x$ ]2 W* L( ~
% x ?4 P# o: T! W, p; S) C1 _8 U |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
8 O1 o m! l2 P: H- _/ N# |
