|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑 4 \, ]- u Z1 a* T
) a& M0 _6 o, _" ]$ {' [% y6 ]
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线7 w. ~: R- g, Z8 N8 y7 M
/ I+ b; [! I- @! ~. d# l4 RPCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。
+ e8 V4 }. q2 d8 Z: F8 Y8 ~
G* t, B; e" C% r) J6 ~1、首先要为所有要画等长线的网络，放置上类
; ?+ r9 Q+ N9 g3 u
; x1 \9 { y6 Z; k6 H5 y$ I' n j
+ `" C, j6 n: `3 |: `0 i& t
3 Q' g& P# U: A7 E/ j6 [类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。% J9 W5 W9 `8 O# N
0 ?8 ]& b, b6 F/ o0 d. n
) `9 J1 ~9 F# E3 @ G. E7 ?
: X# j) |& _4 i3 a- N" o' U% p5 s1 y5 X9 y
" V- U" t6 ~3 s9 P: J' M4 V
9 R# a1 E0 V2 q* { |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
( c: a$ s" Q1 M- P# T$ n5 e& W
