某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。
0 K6 @) O4 c: x; ?8 W1 v
, V# e: ]) T5 E  q  @https://www.eda365.com/thread-196210-1-1.html



" Q1 b. S5 e- D# V: f3 h

funeng3688

9 M" ~/ N6 }( r9 m* p
微带线截面1，标准50欧。
8 g/ f9 Z3 }; X2 _" k( \没有问题。
/ F1 i' f. q, c' p! ^
# w, q. I2 ?/ C9 \
( H1 ]8 Q% z* q

  g+ Y7 b' R" X, b: l# l  K
焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
( @% ^1 u# P8 r0 M: D  B1 _严重不匹配。
7 C3 r9 N- t# `# O4 ^7 n除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
* H, [; E; T) ~6 Z如果接地过孔太远，回流面积很大，相当于串联电感。
% d3 q8 Y  |" \* x( v
, P- ^/ Y+ C% v( u9 p4 }
1 G- \' v* p( `0 i5 ?) g% O/ [- o
: S& P& s( A( B" t# U


虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
4 F9 i1 X' Q: V1 V9 T$ b+ Y基本不需要考虑阻抗不匹配问题。

$ c' V$ n5 G4 \( z, J# y

  X- v1 b; n% U7 U/ k' Z
, H2 j( Q4 S" K; o

同轴本体截面，标准50欧。
: r9 r' ^+ d+ V0 {/ x

funeng3688

# W* ]; M8 D/ Q  |: _0 Z, k
, F7 i/ }+ D5 \7 k多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
如下所示：
, y  s2 K0 p6 {5 x& L
这样就非常方便后续的3D建模过程。
模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
" Z. F0 \' Y! Q这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
地平面的厚度为零，对仿真结果的影响很小。

, U' Q3 ?1 \9 s8 {' l但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。

funeng3688

& R+ j9 O0 R$ A; ~. K0 j% P
PCB层叠结构如下图所示：
$ r3 ?& ~* \$ m; w& }/ E
Top面的芯板，铜皮厚度都是1.4mil。
不清楚Bottom面的芯板，铜皮为什么选择0.7mil。
& g; u% \8 _1 Q9 \. @+ {! A6 }

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
1.6mm厚的PCB刚好能卡进去，焊好就很稳固。
6 {( Q: G( g/ }: k9 U8 @! y, C
- ]0 _. d+ y, X8 R5 [4 \1 o  O
/ T  {$ N8 m; ?4 i9 p8 K) a8 T& [. k但如果PCB设计不好，信号质量会差得很！
原始RF PCB仿真一下试试看，先HFSS中建模。

funeng3688

SMA连接器的三个表面贴焊盘建好了：

6 e+ h& c1 X, I1 }

" d7 U' |: j7 v* n: E  U

funeng3688

增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。

8 S" f. m& w& R# \! b7 H2 T

funeng3688

Bottom面增加了一整块铜接地。
7 `2 A8 p: q6 \. H# k& K4 [7 RTop面增加了两个SMA接地脚。
这个模型看起来，好象TOP面的三个焊盘都焊好了！
! e8 E3 Y3 c3 A) \

- g; t- k' @' t8 ]

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！

再按照实际PCB的样子（参见1楼），增加8个接地过孔。
- r( d8 Z. `5 u3 }) t2 q( O2 n5 v

. c: D' ]6 J: I+ g; v- G看前面的PCB模型有点大，切去一半。
) h' p8 t. {9 D8 {% c) n
' v% C7 a1 j  C* C$ @! G

funeng3688

经过一些布尔操作；
# I& s% h/ b1 k' j, c& Z设置边界条件、端口、材料属性，3D模型建好了。
) s% g% x' I2 |( `, J' t自检，一次通过。
1 h8 T: z& m5 A9 n% d8 |

funeng3688

& B4 D0 |: l& w( x8 G
0 T. u( L) |# @! m设置好解算频点3GHz；
设置好扫频范围1-5GHz
5 F$ v2 T' W6 c原始模型仿真结果如下：


8 R: w! d: W3 Q& x9 [. y$ Q4 t看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
) _# y' `5 v9 v  ^2GHz频段以下，信号还算是正常的。
2 @( J2 J  ?$ P* K8 y1 D超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：

看看中心焊盘下方投影区，地平面确实挖空了！
那仿真结果如何呢？
2 I# c; u" W/ B  t' U: E7 g

funeng3688

; S* x& H+ T7 X6 R& P3 i
: i) u, R9 Y; r3 [/ e# ]


7 z" h# i0 V7 p2 S5 a* r) a插入损耗S21有了明显改善：
, @2 f3 f3 `( a' \4 O* D- x3.2GHz的插入损耗零点，从20dB填充到15dB了。
而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。
8 s8 J5 a8 F) A1 A4 N

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
N核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。
( L6 N; K, f: j