某射频PCB的表面贴同轴连接器SMA信号质量优化过程

funeng3688

就是这个贴子的一楼检视意见，明确说一定要做3D电磁场仿真优化。
) y, B) j& Z, Y$ S: |, ]/ h
2 o$ M$ c- c& s; s) p2 \+ _https://www.eda365.com/thread-196210-1-1.html
9 b. N1 A# ^# R+ r  Q  s! G

funeng3688

微带线截面1，标准50欧。
( K8 W5 f* L  J# M没有问题。

' o( r9 Z" q& X$ d

& \& \/ V$ V4 ]9 k! F
: ^" J4 W2 ^( d% Y
% s" z2 p5 j1 q焊接区截面，平面电容面积很大，对比上面的微带线截面1，就能看出阻抗很低。
严重不匹配。
/ C4 {- F9 C" j9 H% _* p  U- J' |除此之外，这个区域还承担了地平面回流作用（从PCB地平面回流到SMA接地管脚）。
4 B7 b1 l! e2 b1 T, h, l5 e" ]2 T, c如果接地过孔太远，回流面积很大，相当于串联电感。
/ t7 L- `  J4 {& |1 \% {

7 D3 i6 ]  \  h5 c7 s2 Q/ L! E


$ k: ]( o, Y$ J; {' C/ a' y) v
虽然阻抗可能高于50欧（根据经验），但由于过渡区很短，约0.5mm，与安装精度有关。
基本不需要考虑阻抗不匹配问题。
- Y) E9 j4 Z( R2 g/ g
, y& u8 f. i) o4 u" ~
9 f0 c4 [* v7 ~8 a0 \1 h



同轴本体截面，标准50欧。

funeng3688

; \  i, U! z$ A9 J! _" }
( \/ K& P  j( a8 y多层PCB建模之前要有厚度方向（Z轴）的尺寸位置规划。就是每一层铜皮的Z轴位置在哪？介质两个表面的精确Z坐标是多少？
1 ?% Y8 P. }+ ]. _6 M如下所示：
% ?. s6 w. P' Y. \+ a
这样就非常方便后续的3D建模过程。
% e+ l1 y2 M1 ~模型中将三层地铜皮的厚度都设为零，是二维平面，用Profect E边界条件表示。
  n# J4 K% Q% C7 b! g4 t) a这种做法的好处是：二维平面永远不会跟3D结构有重叠冲突！后续建模过程少了很多布尔操作。
" V8 R/ B# w6 w& W地平面的厚度为零，对仿真结果的影响很小。
& X+ ]: f9 d  j4 B3 B2 N
; p0 g( u/ Q) d1 n但表面Top层铜皮厚度不能设置为零（图中设置为1.4mil），否则会影响阻抗，影响仿真精度。
9 D$ }4 h1 ~# \7 T$ S- i

funeng3688

PCB层叠结构如下图所示：

  z  j, V: |& U# UTop面的芯板，铜皮厚度都是1.4mil。
0 u. ~0 j1 K6 Z7 q3 X不清楚Bottom面的芯板，铜皮为什么选择0.7mil。

$ d  \( S1 L, P, o

funeng3688

采用了这种板边焊接的SMA同轴连接器。SMA虽然有引脚，但PCB上没有接地孔，用于表面贴手工焊接。
1.6mm厚的PCB刚好能卡进去，焊好就很稳固。


- \# M& y& d( c: F3 W* k$ f但如果PCB设计不好，信号质量会差得很！
原始RF PCB仿真一下试试看，先HFSS中建模。
3 N8 Q; R3 l! ~7 W4 C0 {* N) o

funeng3688

SMA连接器的三个表面贴焊盘建好了：
  E4 S" d. v$ R3 a& T# i
4 E2 B3 C) x& A1 o
5 o5 L  X2 X: P7 @- J  O# V
0 S$ ?, q+ x1 ^3 U1 ?' f

funeng3688

增加了同轴SMA的芯导体、teflon绝缘子、外壳导体。
4 E9 ^& o6 t. y4 U& c: P" ~1 O1 D3 }0 V

funeng3688

Bottom面增加了一整块铜接地。
# W, j% H: @; X7 g' u2 ~Top面增加了两个SMA接地脚。
这个模型看起来，好象TOP面的三个焊盘都焊好了！
+ X2 b) S: z4 ~; w: q2 i
7 c3 h& Y5 B# Z( C8 f

funeng3688

增加了微带线，线宽仅仅11.6mil，与SMA芯线焊好的那一大坨相比，实在是太弱小了！
1 _; g# A7 ^7 L) m: C; F
# T2 `5 a, Y( p0 D# V再按照实际PCB的样子（参见1楼），增加8个接地过孔。
' R. @) s6 Y0 Y: ^0 R

2 g- j* j* k% b8 z+ c! s. J& N) v看前面的PCB模型有点大，切去一半。
+ D; r* ]5 _8 K* j# h
+ C7 b% L: p1 C& y+ @

funeng3688

经过一些布尔操作；
6 u# }5 Y" f8 v( |设置边界条件、端口、材料属性，3D模型建好了。
$ O3 N( F6 P/ a: v自检，一次通过。

funeng3688

5 r# S: v8 Z' x6 i
  T1 j9 b" B; p4 w设置好解算频点3GHz；
设置好扫频范围1-5GHz
9 A& R: r# k) `# q/ W原始模型仿真结果如下：


3 |* H: N" D9 [0 b看起来有点象低通滤波器（或者带阻滤波器）啊！插入损耗太大了吧。
2GHz频段以下，信号还算是正常的。
& `7 N5 J* \0 }超过2GHz，插入损耗就急剧增加，并且存在一个零点（3.2GHz）达到20dB，高频段插入损耗就在6dB那里晃悠。
' ]" d# @2 Z  q" X6 E. v
* P8 O: D, Q7 k! _6 I

RF_CE

版主又来直播了，围观

shelby

版主厉害，不过10楼好像漏图了

funeng3688

正如一楼所说，要在SMA信号焊盘底部地平面挖空：
; e# h& `  w3 o7 |* `7 f
- _/ Z$ R9 R% |! r看看中心焊盘下方投影区，地平面确实挖空了！
那仿真结果如何呢？

funeng3688

8 c! [8 w! A+ J0 ?8 {% k$ {

4 z2 F% s0 F4 g( B. e6 u. `

插入损耗S21有了明显改善：
! D; y/ f0 h/ u% W! f4 M: j- g1 g3.2GHz的插入损耗零点，从20dB填充到15dB了。
! ?) }9 i% n, g7 K0 ]# y+ O而高频段插入损耗S21，则由6dB减小至2dB以下了。甚至接近1dB。
" S; K: h8 u( l/ ^$ P

funeng3688

有限元海量数据算法，3GHz DDR4内存容量32G，
N核M线程4GHz主频酷睿CPU，正猛烈运算过程中，稍安勿燥。

) H1 N$ ~+ f0 Q' B5 l6 k) r# F! ]: b
! T6 ]0 F+ q; H* j