某射频单板PCB检视：

funeng3688

1242126999 发表于 2019-2-15 15:09
6 S# O' s5 K6 i4 l6 O& M0 e1.阻抗匹配是按照要求计算了的
2.射频连接器的中心宽度远超线宽，线宽是阻抗计算得到的，连接器的宽度也是 ...

/ X0 U* S. Q+ r, p" D分别回答：
0 F6 w9 |6 d1 H  J. k$ o0 U4 [$ `* L1、好。
5 L6 a, L  T: m3 }; q) I2、只能挖空地平面，增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
4 a* `4 O8 U/ k8 Y. i$ \3、单纯的射频信号线，不需要3D仿真。

1242126999

1242126999 发表于 2019-2-15 17:08
% C0 O1 B+ X9 H- A2 Q9 {: O100欧吧？

100
  p. `8 N& ^8 z/ ^7 o

funeng3688

( Z) D/ m* [3 p& T8 l: p% f, p

1242126999 发表于 2019-2-15 15:32
# Z+ E3 x9 K' F" Y射频区域每一层都要是铺地？意思是电源层都用导线联通？四层都是GND层吗？

  I# k/ y1 v" ?是的，楼主理解正确！
5 A9 P6 E) }/ g9 V- ]0 p

qiaoyu923

赶上技术贴直播了，还不错，版主牛！

funeng3688

! m* M9 Y: }0 x. n
9 |( b2 b# m3 k, g2 {第一版还要关注在实验室环境的分模块可测试性设计，举个例子：如何单独调试PA部分，PA工作是否正常？那首先要将PA输入输出与其它电路隔离开，PA输入端用开口同轴电缆（一般用086电缆）芯线焊接在微带线某个焊盘上，电缆屏蔽外导体焊接在表面的地铜皮上，并保证这两个电缆焊盘尽可能靠近，以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。
* s- S1 F& R6 _
+ x% n0 m7 F. g" D5 j8 x+ Z2 u另外还得注意测试时要有隔直电容，避免测试仪器的直流通路影响PA工作点，或者PA直流进入仪器，可能会损坏仪器。
( L1 p5 h4 b; n' ^: z1 d实验室测试是个动手技术活。
1 V* o" K* r, I. N9 L
9 I5 G$ c, g' U+ i! J1 M

funeng3688

R32是可选焊电阻，将3V3电源与芯片输出端VDDPA短路在一起，要确认一下这样有没有问题。
原理图设计有个原则：输出端不能与电源直接连接。
2 |3 F" I8 V8 o7 [1 G

) Q# h; r: ^; d8 ?, S! _

1242126999

之前的电路是这样设计的，没有问题，芯片的detesheet也是设计的
5 O7 l4 y4 i! \2 v1 E6 j# C

funeng3688

6 D4 P0 r, W! O仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
要求将其它电容也放到功放芯片脚附近。
. c4 l4 ^5 v: M% o% I理由是PA芯片是个大负载，是产生大功率噪声的地方，所以在噪声源头位置滤波，才会有最好的效果。



/ U6 B1 B+ R# v6 d
EMC原则是：从源头消灭噪声
还有，VDDPA的6个电容接地脚，居然只共用2个接地孔，太少了。至少1:1吧。

=======版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范的，会误导同事，甚至版主也被骗了。

即使这个芯片不是PA，而是LNA，那么滤波电容组也应该放在这LNA附近。离远了，滤波效果差。
给谁滤波的，就应该靠近谁。
+ [: P, L- E, H0 N4 O8 T  Q4 d

0 W9 V9 P1 |4 J" Z6 p7 O- q
" }& q, T, V0 `
& C/ A+ }3 x( v  i, m

1242126999

funeng3688 发表于 2019-2-18 13:56
, P- E$ n; A$ i+ H; J$ u/ ?仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
3 h1 P+ i# p1 V: X2 p. K1 a要求将其它电容也放到功放芯片 ...

8 ]' H, x/ P, U8 Z+ o" X6 ^0 w) q) x老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

funeng3688

. f8 |' G; u% L- d

1242126999 发表于 2019-2-18 14:06
老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

8 I  Y' C5 P) m6 M; k2 w+ E+ P; t你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
* L5 K4 W" Z% n& A4 ]7 z+ r7 x版主有时候也会犯错误。
3 s8 B) N' O: w7 K* V; P5 r
注意38楼，检视意见是错的：
版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范，会误导同事，甚至版主也被骗了。
2 t) K/ L: {/ Q1 S# Q
+ }& @+ T' K" T9 w5 b1 b+ n2 ]! d

1242126999

funeng3688 发表于 2019-2-18 16:03
1 R; b6 A1 i; ?' r0 n3 P+ Q你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
版主有时候也会犯错误。

是我这里的问题，设计不规范
! p$ q" C7 W/ L, q, W

funeng3688

6 L# Z8 x$ x0 N; W# x9 k
RLC表面贴接地焊盘，要用热焊盘（花焊盘），而不能用全连接铺地。
5 \7 o4 X2 |" O% K否则在回流焊冷却过程中，两个焊盘温度不一致，焊锡表面张力不一致导致器件焊接高低不平，严重的会产生墓碑效应（一端焊盘脱焊）。

前面检视意见只说过：接地过孔要全连接，以保证地平面的完整性。

- T% c: B* ?; z, J- s5 J* j1 c

funeng3688

LNA区域，接地过孔太少了：
3 ?5 {5 e* d* O, A

1 k& O% w1 X2 ^( G/ Z! R
1 G6 Y; ^- T% x6 e8 u8 }
芯片底部，只有一个过孔，接地电感较大。====LNA底部至少两个过孔，三个也行。
芯片左边，一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地，也不行。
理论上认为：
悬空的铜皮达到1/2波长，就是天线。
: {+ K1 y2 p4 w. l- o/ h铜皮的两个相邻接地过孔之间达到1/2波长，也是天线。
6 m! U6 n0 f3 P+ Q" A- U" U一端接地的铜皮达到1/4波长，也是天线。
) v5 i) x& J+ k: G
& x6 R2 `& @' Y6 N, K保险起见，这块铜皮总共打5个接地过孔，不算多。
为了能打5个地过孔，先挪走下方各层的布线。

funeng3688

图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
, H/ k' M0 h5 o6 f$ i如果直角布线都要切，那么这种布线就更应该避免。
/ t6 M! i' _. Q+ t
这种Stub的影响，也比前面17楼提到的电阻衰减器那种Stub也严重。

1242126999

funeng3688 发表于 2019-2-18 17:13
图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如 ...

您在23楼的建设是这样的
2 G) n2 J' y- G8 p/ a