某射频单板PCB检视：

funeng3688

1242126999 发表于 2019-2-15 15:09
( R0 s1 X! }" e- t1.阻抗匹配是按照要求计算了的
6 l, J  t# D0 [( R: ]% I  a! g& W3 C2.射频连接器的中心宽度远超线宽，线宽是阻抗计算得到的，连接器的宽度也是 ...

分别回答：
1、好。
6 T' f& a- R9 }- {) [9 a; [2、只能挖空地平面，增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
3、单纯的射频信号线，不需要3D仿真。
/ i4 n3 T' B) y/ R0 F; D$ w

1242126999

1242126999 发表于 2019-2-15 17:08
$ |9 k4 y: T1 J& N100欧吧？

100
6 N- Q$ U. m/ B5 k; I: E/ I/ e

funeng3688

: M6 r& o  t. w5 H+ ?/ z$ K

1242126999 发表于 2019-2-15 15:32
射频区域每一层都要是铺地？意思是电源层都用导线联通？四层都是GND层吗？

是的，楼主理解正确！
2 Y+ c& |: j- O: `( X

qiaoyu923

赶上技术贴直播了，还不错，版主牛！

funeng3688

! E9 f7 ]* ?4 p1 b8 Z5 s
第一版还要关注在实验室环境的分模块可测试性设计，举个例子：如何单独调试PA部分，PA工作是否正常？那首先要将PA输入输出与其它电路隔离开，PA输入端用开口同轴电缆（一般用086电缆）芯线焊接在微带线某个焊盘上，电缆屏蔽外导体焊接在表面的地铜皮上，并保证这两个电缆焊盘尽可能靠近，以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。
( p: S  ?$ R1 I3 V; H( n
5 S$ f% T2 D0 u/ h0 h( R+ v另外还得注意测试时要有隔直电容，避免测试仪器的直流通路影响PA工作点，或者PA直流进入仪器，可能会损坏仪器。
实验室测试是个动手技术活。
0 m0 m+ l  h+ r- Q  W

funeng3688

R32是可选焊电阻，将3V3电源与芯片输出端VDDPA短路在一起，要确认一下这样有没有问题。
- \7 L7 r& S; ^. m1 W原理图设计有个原则：输出端不能与电源直接连接。

. ~. L. ^6 m5 A4 ~8 j7 ~' B

1242126999

之前的电路是这样设计的，没有问题，芯片的detesheet也是设计的
: r5 X( Y" Z4 p- w- _* v

funeng3688

$ `# X% B) o* a
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
要求将其它电容也放到功放芯片脚附近。
理由是PA芯片是个大负载，是产生大功率噪声的地方，所以在噪声源头位置滤波，才会有最好的效果。
# b5 E* v( j+ i3 t

2 ?. z1 s- T/ m
; N; `: I" g3 ~7 W2 {& J
EMC原则是：从源头消灭噪声
还有，VDDPA的6个电容接地脚，居然只共用2个接地孔，太少了。至少1:1吧。

=======版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范的，会误导同事，甚至版主也被骗了。
; ~0 z' a4 z9 e2 [
! T& M5 l& B, `! ~" \8 E- k. Q$ _即使这个芯片不是PA，而是LNA，那么滤波电容组也应该放在这LNA附近。离远了，滤波效果差。
给谁滤波的，就应该靠近谁。


( O! X$ @& q9 V+ j. K' c

1242126999

funeng3688 发表于 2019-2-18 13:56
仍然是VDDPA，功放芯片脚附近只有一个10pF电容，而其它电容在很远的地方。
. b. B) S, u3 j2 a, I要求将其它电容也放到功放芯片 ...

老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源
% _! }8 C2 `1 R

funeng3688

5 V" U' A/ w3 U& x; R

1242126999 发表于 2019-2-18 14:06
老师，那个芯片是LNA的芯片，PA电源用的是5V，为了得到干净的电源LNA用了VDDPA的电源

" l0 ?$ M: ~2 ~! e8 @( O. Y' f你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
版主有时候也会犯错误。

注意38楼，检视意见是错的：
3 R6 a5 L) N. h2 y7 s( d版主检视的错误结论也保留下来，理由是想说明规范的重要性：这种原理图设计命名不规范，会误导同事，甚至版主也被骗了。

5 t. `  `1 q9 R+ G/ v/ g3 ~; o
8 \1 g: V; S- y0 T6 Y

1242126999

funeng3688 发表于 2019-2-18 16:03
7 W- v. x, r; M/ [$ d7 P你这VDDPA网络名误导了我，所以我以为与VDDPA连接的芯片就是PA了。
版主有时候也会犯错误。

0 Y) E6 A: ^" i5 Q是我这里的问题，设计不规范

funeng3688

( F; K+ ]5 J1 u2 y, L! A2 f
! w/ R' Q' t0 E! w) b
RLC表面贴接地焊盘，要用热焊盘（花焊盘），而不能用全连接铺地。
否则在回流焊冷却过程中，两个焊盘温度不一致，焊锡表面张力不一致导致器件焊接高低不平，严重的会产生墓碑效应（一端焊盘脱焊）。

- f1 P3 J8 L0 h, t前面检视意见只说过：接地过孔要全连接，以保证地平面的完整性。

funeng3688

+ G" V" J: G  C$ y3 G1 G$ @
LNA区域，接地过孔太少了：
$ P7 E# C4 W0 a7 u
! |9 u+ j4 q' {2 P( c2 D
2 e+ v/ l! t6 T  I

芯片底部，只有一个过孔，接地电感较大。====LNA底部至少两个过孔，三个也行。
芯片左边，一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地，也不行。
) m. p3 m2 S2 K' k2 ]理论上认为：
1 [. ?+ N1 N; q. o. H1 B悬空的铜皮达到1/2波长，就是天线。
$ R+ T3 z+ R' M铜皮的两个相邻接地过孔之间达到1/2波长，也是天线。
一端接地的铜皮达到1/4波长，也是天线。
7 m; f( p, j2 I- s/ d2 L) U0 P
1 t& Z6 Z1 ]/ Z* H7 z/ n保险起见，这块铜皮总共打5个接地过孔，不算多。
/ r! I; J, h; |; b7 J为了能打5个地过孔，先挪走下方各层的布线。
" ?! G2 J( t" V$ d/ g. R7 X

funeng3688

% X4 k9 D( m; H# W/ m( K$ p$ W$ P$ Y
, o4 B' S: `" C" i4 g图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
# h" `0 L* g& p7 a6 x  ^9 p/ C如果直角布线都要切，那么这种布线就更应该避免。

这种Stub的影响，也比前面17楼提到的电阻衰减器那种Stub也严重。

1242126999

funeng3688 发表于 2019-2-18 17:13
; k# \+ F' z) S2 \图中选焊电容不焊时，会有开路短截线，这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。
如 ...

您在23楼的建设是这样的