找回密码
 注册
关于网站域名变更的通知
楼主: funeng3688
打印 上一主题 下一主题

某射频单板PCB检视:

[复制链接]

该用户从未签到

31#
 楼主| 发表于 2019-2-15 17:22 | 只看该作者
1242126999 发表于 2019-2-15 15:09' L  o. G* d& l: P$ M
1.阻抗匹配是按照要求计算了的+ G; F; Y5 R, w+ R6 B4 W( c0 b9 \+ |
2.射频连接器的中心宽度远超线宽,线宽是阻抗计算得到的,连接器的宽度也是 ...
* k. G3 Z, }) x3 X4 m4 c
分别回答:; O, M, Y2 i/ f& O# E/ ~
1、好。( s1 p% {3 b1 ^) h- L: A8 Y; J4 C
2、只能挖空地平面,增加接地过孔。一定要做3D电磁场仿真才能确定挖空大小、挖空几层。
0 o# Z# j+ i! A, X2 N8 Q* q0 L8 N3、单纯的射频信号线,不需要3D仿真。
. x& x4 C1 _+ A, d- w% C3 j

该用户从未签到

32#
发表于 2019-2-15 17:27 | 只看该作者
1242126999 发表于 2019-2-15 17:08) g# r, c1 N1 p" R
100欧吧?
, b& R. X) T! V6 J, C# X% a: c: ]
100
3 o& Z5 t( D* a6 i5 }6 M. t

1550222711(1).jpg (41.54 KB, 下载次数: 3)

1550222711(1).jpg

该用户从未签到

33#
 楼主| 发表于 2019-2-15 17:30 | 只看该作者
本帖最后由 funeng3688 于 2019-2-15 17:32 编辑 ) X5 w$ l$ C+ ?9 O! \  T; B/ R7 l) ~
1242126999 发表于 2019-2-15 15:32# R  O( _; d: Z, A3 Z
射频区域每一层都要是铺地?意思是电源层都用导线联通?四层都是GND层吗?
3 m' ^' P0 r$ B0 A9 r
是的,楼主理解正确!  `& }+ |3 z  C% c) j" b+ A; Q
  • TA的每日心情

    2019-12-10 15:18
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    34#
    发表于 2019-2-15 17:49 | 只看该作者
    赶上技术贴直播了,还不错,版主牛!

    该用户从未签到

    35#
     楼主| 发表于 2019-2-18 10:03 | 只看该作者
    本帖最后由 funeng3688 于 2019-2-18 11:03 编辑 2 ]2 T1 F& N6 ~: h8 Y1 k
    * X8 R# v4 u. S3 O" @2 R
    第一版还要关注在实验室环境的分模块可测试性设计,举个例子:如何单独调试PA部分,PA工作是否正常?那首先要将PA输入输出与其它电路隔离开,PA输入端用开口同轴电缆(一般用086电缆)芯线焊接在微带线某个焊盘上,电缆屏蔽外导体焊接在表面的地铜皮上,并保证这两个电缆焊盘尽可能靠近,以减小环路、减小测试驻波。那么地铜皮上的对应位置要绿油开窗。PA输出端也要这么做。$ J3 A" J- f/ u6 ~$ W$ P

    " }% c, Q5 i( h! G2 R( y另外还得注意测试时要有隔直电容,避免测试仪器的直流通路影响PA工作点,或者PA直流进入仪器,可能会损坏仪器。
    3 ]4 G8 v: \' b. ?- H" \& S# d$ k实验室测试是个动手技术活。& C' {1 ]: w- q2 ]/ t

    7 ]$ n4 h" z. y1 @/ g

    该用户从未签到

    36#
     楼主| 发表于 2019-2-18 13:43 | 只看该作者
    R32是可选焊电阻,将3V3电源与芯片输出端VDDPA短路在一起,要确认一下这样有没有问题。! [. v* w- R* w
    原理图设计有个原则:输出端不能与电源直接连接。, r: |1 ?- t* `4 y) Y( X1 I$ p* W
    1 n; T$ M# V& d1 G$ [  H: l

    ! A; n5 ^; M9 L. N3 c
    ; [5 F3 i1 W5 M7 d

    该用户从未签到

    37#
    发表于 2019-2-18 13:55 | 只看该作者
    之前的电路是这样设计的,没有问题,芯片的detesheet也是设计的
    / ]( m7 E1 v6 Z. ^

    该用户从未签到

    38#
     楼主| 发表于 2019-2-18 13:56 | 只看该作者
    本帖最后由 funeng3688 于 2019-2-18 16:37 编辑
    : b7 `+ [0 z! U: }" |; A+ R$ g
    , Z0 N; z/ V% e+ V  t/ S仍然是VDDPA,功放芯片脚附近只有一个10pF电容,而其它电容在很远的地方。
    9 |, I2 R% z3 t5 M7 Q7 X要求将其它电容也放到功放芯片脚附近。& G; ]9 |* H" a4 A+ j! P6 U
    理由是PA芯片是个大负载,是产生大功率噪声的地方,所以在噪声源头位置滤波,才会有最好的效果。
    6 M- i' u4 q5 C4 F  E5 |
    5 y0 c6 `3 e! u' r+ @* F6 S8 V
    9 o* P" Z! H$ ]. Q6 t  O2 u# `( M2 d  M$ ^

    / X5 D/ |, r; R! hEMC原则是:从源头消灭噪声( v( i; v* L* ^4 ^. u. i7 B
    还有,VDDPA的6个电容接地脚,居然只共用2个接地孔,太少了。至少1:1吧。3 e0 b. A9 @/ {
    ! U3 U9 H/ y5 d
    =======版主检视的错误结论也保留下来,理由是想说明规范的重要性:这种原理图设计命名不规范的,会误导同事,甚至版主也被骗了。! E4 U) m+ E& Z, y4 P
    5 ~8 X2 f6 p' D2 r8 C+ C
    即使这个芯片不是PA,而是LNA,那么滤波电容组也应该放在这LNA附近。离远了,滤波效果差。
      q4 J2 a5 U# Y; s9 P& G- D给谁滤波的,就应该靠近谁。
    4 a% \6 t% b' a& g! d& A+ }; }0 W% b6 a; L! c1 O; `9 d/ A
    $ A. [! [" [6 a4 @+ A9 N3 }; u
    2 k) |5 e7 m7 {( B; \
    5 N- S# D& i! b+ P' l" Z

    点评

    老师,那个芯片是LNA的芯片,PA电源用的是5V,为了得到干净的电源LNA用了VDDPA的电源  详情 回复 发表于 2019-2-18 14:06

    该用户从未签到

    39#
    发表于 2019-2-18 14:06 | 只看该作者
    funeng3688 发表于 2019-2-18 13:56
    7 M: ~" j5 H6 P9 l仍然是VDDPA,功放芯片脚附近只有一个10pF电容,而其它电容在很远的地方。) b8 u6 P+ Y# G. S1 l
    要求将其它电容也放到功放芯片 ...

    , Z7 ?8 ]* C/ i  d老师,那个芯片是LNA的芯片,PA电源用的是5V,为了得到干净的电源LNA用了VDDPA的电源; Y: p, O: H0 g

    点评

    你这VDDPA网络名误导了我,所以我以为与VDDPA连接的芯片就是PA了。 版主有时候也会犯错误。  详情 回复 发表于 2019-2-18 16:03

    该用户从未签到

    40#
     楼主| 发表于 2019-2-18 16:03 | 只看该作者
    本帖最后由 funeng3688 于 2019-2-18 16:22 编辑
    + n; V) O9 e% X
    1242126999 发表于 2019-2-18 14:06" o; `) p4 K2 X( Y7 a) J6 r
    老师,那个芯片是LNA的芯片,PA电源用的是5V,为了得到干净的电源LNA用了VDDPA的电源
    $ ^: |5 h- B  `* t( U) e/ M
    你这VDDPA网络名误导了我,所以我以为与VDDPA连接的芯片就是PA了。5 ^; \2 g/ ?' m) v1 L
    版主有时候也会犯错误1 T! j; U3 k: y
    4 A1 L1 }' T7 l
    注意38楼,检视意见是错的:5 K4 M1 {# T# [& x3 D/ @
    版主检视的错误结论也保留下来,理由是想说明规范的重要性:这种原理图设计命名不规范,会误导同事,甚至版主也被骗了。9 _$ k/ n: d. e5 g9 `

    5 x( e  N4 }- ?) K) z& p5 ^; I4 w+ z. X* Y6 Q

    点评

    是我这里的问题,设计不规范  详情 回复 发表于 2019-2-18 16:06

    该用户从未签到

    41#
    发表于 2019-2-18 16:06 | 只看该作者
    funeng3688 发表于 2019-2-18 16:03% ]6 j  u8 f4 R' a) k
    你这VDDPA网络名误导了我,所以我以为与VDDPA连接的芯片就是PA了。
    % B8 g  h; o% B版主有时候也会犯错误。
    & ^# a- g) ^( [. {" U
    是我这里的问题,设计不规范$ ^% K* E$ `4 D' q" s

    该用户从未签到

    42#
     楼主| 发表于 2019-2-18 16:13 | 只看该作者
    本帖最后由 funeng3688 于 2019-2-18 16:32 编辑
    7 \3 ?$ y3 Y" p* {  J
    * i2 C8 G% g- H8 q1 P6 K 2 i$ t4 U7 i7 ]) v% }
    RLC表面贴接地焊盘,要用热焊盘(花焊盘),而不能用全连接铺地。( ?* M2 ^* E. U8 J" z
    否则在回流焊冷却过程中,两个焊盘温度不一致,焊锡表面张力不一致导致器件焊接高低不平,严重的会产生墓碑效应(一端焊盘脱焊)。
    $ t/ n% n6 d, G' h" [4 O: G
    + u/ u# S  K0 U0 C* K% y7 r! B% g前面检视意见只说过:接地过孔要全连接,以保证地平面的完整性。$ |& _; m, `$ r) r
    " @" @  t) e2 T1 p/ @3 j. k

    该用户从未签到

    43#
     楼主| 发表于 2019-2-18 16:48 | 只看该作者
    本帖最后由 funeng3688 于 2019-2-18 16:58 编辑
    $ u4 x% J# C; i- S! B6 q) b: |/ E* L# F& T$ r6 z9 ]9 N
    LNA区域,接地过孔太少了:
    - E0 k, V( U; p
    ' ~, u0 i5 N7 h  l5 L8 P  J
    2 B5 g& c6 U" _" R, y8 ?6 X1 N
    9 T) K  R6 i0 u. O/ }4 ^8 o% _9 G& V# W+ _
    芯片底部,只有一个过孔,接地电感较大。====LNA底部至少两个过孔,三个也行。
    % N; I" W6 b$ p: o芯片左边,一大块绿色的接地铜皮都只靠LNA底部这一个过孔接地,也不行。
    $ q2 V5 D" H% m' L* I) V7 s2 G. S理论上认为:
    , v5 T" i: R8 A/ T" {/ z) E悬空的铜皮达到1/2波长,就是天线。
    - E/ A! @; C7 e) y8 T; K0 B/ l! K铜皮的两个相邻接地过孔之间达到1/2波长,也是天线。( M) K& ^2 Q6 ?; _; v5 b+ h1 @
    一端接地的铜皮达到1/4波长,也是天线。5 }! Q9 L$ z5 p
    ) c7 B2 }" c* R% }' d
    保险起见,这块铜皮总共打5个接地过孔,不算多。
    # l$ e  E; `, G. `" C2 {+ e1 x  p为了能打5个地过孔,先挪走下方各层的布线。
    9 t4 ]3 G: n" J8 q+ n/ D

    该用户从未签到

    44#
     楼主| 发表于 2019-2-18 17:13 | 只看该作者
    本帖最后由 funeng3688 于 2019-2-18 17:15 编辑 ! t, V9 @+ E/ X4 f  y
    * ?& S+ Q' k7 U
    3 X/ I* I) T6 f1 k* T( F
    图中选焊电容不焊时,会有开路短截线,这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。0 b  R- C- `  G/ @+ E2 o
    如果直角布线都要切,那么这种布线就更应该避免。
    ( |% ]+ Z) _) t3 ~( q1 X3 O* E( \
    . Z9 n. t7 C9 m3 C' O. G- L$ _这种Stub的影响,也比前面17楼提到的电阻衰减器那种Stub也严重。/ L* G4 u1 F8 P* `- `7 h

    点评

    您在23楼的建设是这样的  详情 回复 发表于 2019-2-18 18:10

    该用户从未签到

    45#
    发表于 2019-2-18 18:10 | 只看该作者
    funeng3688 发表于 2019-2-18 17:13$ n1 S3 E+ S' ?8 B; B. f
    图中选焊电容不焊时,会有开路短截线,这种分布电容对阻抗连续性的影响比直角不切角的情况要大得多。, t4 \) ~' M/ a* ?( Z
    如 ...
    ! \8 ~/ J6 Z! l9 ]' a
    您在23楼的建设是这样的
    4 r; A% p% c1 h; t9 T" X. k

    1550484512(1).jpg (232.56 KB, 下载次数: 5)

    1550484512(1).jpg
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-12 07:13 , Processed in 0.109375 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表