找回密码
 注册
关于网站域名变更的通知
查看: 4862|回复: 20
打印 上一主题 下一主题

USB 抗干扰问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-4-8 09:20 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近做一款产品,出来发现USB 抗干扰能力较差,各位道友给看看  哪里可以优化下# l& e& ?$ {& S: I7 B3 Q: F

01.png (33.85 KB, 下载次数: 5)

01.png

02.png (24.2 KB, 下载次数: 4)

02.png

03.png (68 KB, 下载次数: 4)

03.png

该用户从未签到

推荐
发表于 2016-4-10 23:30 | 只看该作者
你说的抗干扰差,是指ESD测试不好过吧.
* x' l4 d# @6 }; a$ O个人建议:  g* X: `- ?% [
1. 保护器件将静电引入保护地(也就是USB外壳连接的地),保护地与交流电大地尽可能短的连接,将静电快速导出, 信号地与保护地用磁珠连接,不要用电阻或是电容,增大保护地与信号地的阻抗4 f' S" c! F, {, [% U0 d% A
2. USB布线要求并非那么严格,至于保护器件那部分没有差分走线,保护地和信号地距离较近,我感觉都不是主要问题,你这应该是打静电时,保护器件将静电直接导入到信号地了,从而引起系统异常.的确有些设计是将静电引入信号地,不过个人感觉此方法慎用.要测试这个问题,也挺简单, 你的保护器件接的是信号地,不是保护地,那你就直接在USB接口附近的信号地上打静电,如果不过,说明此方案是不可行的,只有将静电引入保护地! x: N+ E) A8 d0 w6 {/ \) U- ~
3. 与产品结构也有关系,有的结构有耦合等,你可以先测电路板,但电路板与交流电大地处理好.

点评

谢谢,您的建议,看完后感觉一下明白了好多,非常感谢  详情 回复 发表于 2016-4-11 08:33

评分

参与人数 1威望 +1 收起 理由
niliudehe + 1

查看全部评分

该用户从未签到

推荐
发表于 2016-4-11 19:55 | 只看该作者
niliudehe 发表于 2016-4-11 08:33$ Z% |7 \: ^2 G  X6 ^% m5 e- p
谢谢,您的建议,看完后感觉一下明白了好多,非常感谢
0 Q  w# h0 @  W
对了,前面你说公司用打火机试,这个是不行的.一般打静电,用的专门仪器,比如打4KV,那么这个4KV是相对于大地来说的,因为模拟的是人接触时的静电放电过程,而人是站在大地上的(长翅膀的鸟人不考虑). 如果用打火机打,一是这个电压是多少V不知道,二呢,这个电压应该不是对大地来说的,所以情况怎样不好说,建议还是用专门的静电测试仪器来试,按照标准布置,不然可能做的都是无用功.
. }) G' J6 A5 L& ^0 m" D3 a

点评

大神你这太专业了  详情 回复 发表于 2016-4-12 08:41

评分

参与人数 1威望 +1 收起 理由
niliudehe + 1 很给力!

查看全部评分

该用户从未签到

推荐
 楼主| 发表于 2016-4-8 10:54 | 只看该作者
风凌天下 发表于 2016-4-8 10:38
8 A% T7 \+ r5 [两个地之间的间距至少40mil,离得太近了EMC就过不了。USB内层走线跨分割严重吗?这里截图看不到。还有进来 ...

: i1 r$ p6 i4 ^8 d7 W1 M两个gnd直接确实没有到 40mil   现在 目前的情况是  25mil 左右  但是隔离地到BUS的 gnd 引脚 较近 这个是 11mil  不知道这里 影响大不大. I& h6 `* N" k  ^/ I$ d

* T) ~+ W& w0 C! U6 H另外内层USB走线没有夸分割 USB 下面为整层的 gnd   
  v2 L# p* {$ \" Z! u1 j1 F! E" f7 T/ [8 B) p1 l3 Y7 L
最后的伴随gnd孔  我在多加几个
" T% h# S9 k1 S& p0 h& t; T7 o. {5 y! ^0 M( e3 d+ I5 D6 Z
非常感谢
- H0 E3 Z4 Z8 {. `* A) {

该用户从未签到

2#
 楼主| 发表于 2016-4-8 09:22 | 只看该作者
4   
) L/ }8 B4 s+ p7 }

04.png (59.15 KB, 下载次数: 4)

04.png

该用户从未签到

3#
发表于 2016-4-8 09:29 | 只看该作者
看起来没啥问题。问一句, 你那个CMC还是什么,离USB接口那么近,能焊接上去么?焊接不上的话,对抗干扰还是有影响的

点评

可以焊接上去在底层 USB 在表层  详情 回复 发表于 2016-4-8 09:40

该用户从未签到

4#
 楼主| 发表于 2016-4-8 09:40 | 只看该作者
partime 发表于 2016-4-8 09:29; k0 ?% q9 W/ R$ `
看起来没啥问题。问一句, 你那个CMC还是什么,离USB接口那么近,能焊接上去么?焊接不上的话,对抗干扰还 ...

+ W* P3 w3 h5 M: K- t2 {* s 可以焊接上去在底层  USB  在表层
  Q" z6 X! W/ y, I

该用户从未签到

5#
发表于 2016-4-8 10:33 | 只看该作者
从usb接口到防护器件怎们没走差分呢?

点评

USB到 防护器件的线较短,就走了个类差分线,这样走下来正好等长要不也是得人工绕等长 从USB到下面的串接电阻 线长为437mil  详情 回复 发表于 2016-4-8 10:50

该用户从未签到

6#
发表于 2016-4-8 10:38 | 只看该作者
两个地之间的间距至少40mil,离得太近了EMC就过不了。USB内层走线跨分割严重吗?这里截图看不到。还有进来的那个芯片是防护芯片吗?感觉处理的不是很到位,走线。接到cpu处的那些匹配电阻,接地过孔太少了,那么多个共用3.4个过孔。

点评

两个gnd直接确实没有到 40mil 现在 目前的情况是 25mil 左右 但是隔离地到BUS的 gnd 引脚 较近 这个是 11mil 不知道这里 影响大不大 另外内层USB走线没有夸分割 USB 下面为整层的 gnd 最后的伴随gnd孔  详情 回复 发表于 2016-4-8 10:54

该用户从未签到

7#
 楼主| 发表于 2016-4-8 10:50 | 只看该作者
woniufeiyu_go 发表于 2016-4-8 10:33$ r% W, p6 B* o2 ^5 ?" t# |
从usb接口到防护器件怎们没走差分呢?
+ F) h* u" O9 C( o
USB到 防护器件的线较短,就走了个类差分线,这样走下来正好等长要不也是得人工绕等长  从USB到下面的串接电阻  线长为437mil
0 D, V& M& |/ s8 @9 I# s$ F: f8 ?( I8 J# T# X

该用户从未签到

9#
 楼主| 发表于 2016-4-8 11:01 | 只看该作者
我感觉是不是我们公司测试的方法不对,他们拿了个打火机里面那个按下可以放电的东西,去打机壳。来模拟,USB受到的干扰。各位大神,你们的产品是怎么测试这方面的,求指导下

该用户从未签到

10#
发表于 2016-4-8 11:06 | 只看该作者
还可以这样啊?不是做SI吗?

该用户从未签到

11#
发表于 2016-4-8 13:49 | 只看该作者
个人愚见:
8 `3 M; ^) N9 V& G4 o0 j, t1、保护地和电源电的距离如6楼所说,加大;( J) f6 \) e3 d: v: {- Z, A
2、USB的保护器件的接地问题,是否接保护地更为合适?

点评

您好,关于第二条我想问下,如改为保护gnd 那usb 这个器件上面的gnd是不是也需要改为 保护地呢?  详情 回复 发表于 2016-4-8 16:04

该用户从未签到

12#
 楼主| 发表于 2016-4-8 16:04 | 只看该作者
chenzhouyu 发表于 2016-4-8 13:49& b- ?! v2 U8 ^7 ~* b
个人愚见:' Y: `) y4 H5 x1 I7 h2 Z
1、保护地和电源电的距离如6楼所说,加大;
9 ~' j, F  ?1 H. |7 L% U( e3 m2、USB的保护器件的接地问题,是否接保护地更为合 ...
) r2 M) q8 w8 }! x% a, p
您好,关于第二条我想问下,如改为保护gnd  那usb 这个器件上面的gnd是不是也需要改为 保护地呢?

点评

我是这么理解的,保护器件接到保护地,共模电路直接流向保护地,尽量使共模干扰不流经工作地。  详情 回复 发表于 2016-4-9 08:18

该用户从未签到

13#
发表于 2016-4-9 07:35 | 只看该作者
个人愚解 ,USB走线多粗?加粗到12MIL试试。另共模电感要用90欧的品牌货。

该用户从未签到

14#
发表于 2016-4-9 08:18 | 只看该作者
niliudehe 发表于 2016-4-8 16:04
6 {% j& x* I0 P1 C5 C5 T您好,关于第二条我想问下,如改为保护gnd  那usb 这个器件上面的gnd是不是也需要改为 保护地呢?

, u. y8 d+ j5 l5 S8 W我是这么理解的,保护器件接到保护地,共模电路直接流向保护地,尽量使共模干扰不流经工作地。
, T" p2 S9 `6 P$ S, p- v
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-30 14:18 , Processed in 0.140625 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表