上传两幅数码相框的EMI测试数据大家来讨论一下应该从哪些方面来整改

iwillbethere

1.确实不同实验室测试结果相差几个dB有时候是很正常的
8 F0 Z0 g' t$ {/ t* r4 B: Y# V2. 同一款产品搞整改的过程中，可能由于布置、布线等一些不引人注意的差异，前后两次测试可能会有差异
* k1 `: F0 J; _6 B: y3 W3. 时钟线加磁珠这种做法也不是绝对的不可以，只是可靠性比较难控制，当然如果信号质量预留的空间还可以，用也无妨，只要要注意磁珠参数偏差可能会有比较大
# H  f: f2 w0 R' J4.鉴于以上原因，最好能有一~二次工程机确认，确保测试结果的一致性

zjsyao

学习了  

谭必介

新人报道啊，多多支持！


6 K8 ?1 K+ G  R* y8 J0 g4 k

lcywzg2008

学习了

lrlshina

先学了。虽没搞明白。

qingtian52014

平衡电容在电路中是怎么个接法。是电源的去O电容？

dennis_chao

50HZ不是也很高吗，怎么降下来的呀。还有怎样才可以知道那点用多大的磁珠和用多大的电容，有没有计算的公算。比如100～200MHZ楼主选用的是102和104，这是为什么呢？
9 ~5 ?6 P' D8 h# |7 o4 R

niupin

想要个电容谐振公式

gui_qu

edqin 发表于 2008-10-9 09:29
1.鉴于此机器的测试数据底线不平滑且超高，先改善地回路。在大块地之间加平衡电容，并利用屏的铁皮做平衡大 ...

' S) Z4 F3 ^) d$ ?% r有没有每一步后的测试数据,参考一下,
- w: j" N) c0 T% s1 V
30DB也降下来了不错
4 w# Q' d; V4 t# \2 S

eda1215

能不能把修改后的PCB截个图，参考下？

FLY

edqin 发表于 2008-10-17 14:47
在机器内加共模电感，DC线上加磁扣（磁环）
' V& G& m! j2 @, O。

: H- `( S' N, Q) j4 _- S你的EMI辐射段（EN55022附录B）30MHZ到1GHZ超标，多为共模干扰，EMI能够降下来最主要的还是你分别在端口增加了共模电感和磁环，这些行为属防疫性措施，也就是说电路本身依然存在干扰（干扰源依然存在），增加了共模和磁环只是隔离或者说衰减（干扰路径），再有就是当产品对成本有要求的时候就不能说我要增加什么就增加什么了！这个时候需要做的是抑制（干扰源）而不是隔离或者说衰减（干扰路径），做EMC整改难就难在这啦！

FLY

dennis_chao 发表于 2011-9-30 15:40
5 B0 P  ^4 v7 {/ \' U50HZ不是也很高吗，怎么降下来的呀。还有怎样才可以知道那点用多大的磁珠和用多大的电容，有没有计算的公算 ...

& A* }8 V- }; @; \" H不同的电容量它自身的谐振点不一样，也就是说这个所谓的谐振点就是在某个频点它容抗最低。

chensi007

关于电容，上两个图片：
3 X, o4 I# L4 D2 q1 b

eyesee

myl593799546

edqin 发表于 2008-10-9 09:29
- q) M1 i5 a+ T8 F  |1.鉴于此机器的测试数据底线不平滑且超高，先改善地回路。在大块地之间加平衡电容，并利用屏的铁皮做平衡大 ...

9 w% C3 I7 R6 w平衡电容？是什么玩意？是大块地和地之间串电容？