上传两幅数码相框的EMI测试数据大家来讨论一下应该从哪些方面来整改

mengzhuhao

原帖由 edqin 于 2008-10-10 15:11 发表

2 Y& [* H  H1 m) V平衡电容具体选值要看你要改善的频段而定，我的机器主要是100到200MHZ所以我选的是102PF和104PF的电容。
第二点，主要是抑制60Mhz之前的频率点且从测试结果来看DC线在此频段辐射很严重。

6 u; P/ z; Z* Q  j: B# D220欧姆磁珠的磁珠是 ...

) \; h+ `7 v8 x4 ], \  d8 S主要是“在电源输入端加一个小共模，并在DC线上加一此扣”没理解清楚
在板上是怎样体现出来的呀

mengzhuhao

所加的平衡电容是不是不同地网络间加上电容？选的数值是通过什么计算公式计算出来的呢

edqin

PCB是原始的，具体的是在DC输入和输入GND段加，主要是想抑制掉机器通过DC端口向外辐射的共模干扰，（此机器用频谱仪测试GND上干扰也很高，）好像还少在共模之后加了104 和102 PF的电容。至于磁扣是经以上处理后测试数据还是余量不足才加的，其作用和共模差不多。

edqin

原帖由 mengzhuhao 于 2008-10-10 18:22 发表
6 P- n/ p( N5 f; I8 R" p' `所加的平衡电容是不是不同地网络间加上电容？选的数值是通过什么计算公式计算出来的呢

计算公式：谐振计算公式。（不好意思不会输入特殊符号）

bin126

还没了解清楚,到底是加在哪里?

edqin

是

mengzhuhao

原帖由 mengzhuhao 于 2008-10-10 18:13 发表
$ @8 g  {- `+ z$ x/ i0 H7 S0 j
主要是“在电源输入端加一个小共模，并在DC线上加一此扣”没理解清楚
' U/ H( B) C& c在板上是怎样体现出来的呀  

是不是指的是磁环？

edqin

在机器内加共模电感，DC线上加磁扣（磁环）
) V5 Y- O: [: V# u: D。

Iric071

LZ老大，我想问个问题：   得到帖子前面贴的60M左右偏高的测试数据后，你是如何判断问题的症结的？
还有就是到底是什么引起的，也就是问题原因。。谢谢阿

edqin

先比较H、V两幅图在60MHZ之前曲线差异，V明显高于H且h曲线也有类似的频点，我的机器在v方向DC线是最长当然先怀疑对象，况且一般电源的干扰都集中在100MHZ之前，所以先测试DC线的干扰。至于干扰的起因主要是机器内部的DC TO DC。

jackie0888

元原因是adaptor and PCB分地 20# bin126

szkalwa

学习了

baby

在电源输入端加一个小共模
是地和电源输入端各加上一个电感平排放置产生共振

aspire132

小弟由此篇發文 本著一顆求知的欲望，想要跟各位前輩請教兩個問題，
7 X4 }5 g, v2 Y7 N; w" H也許此問題已偏離發問者大俠的主題，煩請見諒：
(1)請問在EMI scan中，分別要scan垂直和水平，其用意是為何?
- D" y) K/ g8 V1 t  C* a% g    如果在report中說明了垂直和水平都超頻了(over)，此意謂何為?
% W( A! j  Z% v; h" x3 J" f7 }    由垂直和水平超頻，可以讓我們分別判定noise從何處而來呢?
+ q7 e5 v  r+ h0 L6 A" G  K(2)請問平衡電容選值方面，為何機器工作在100~200MHz時，Edqin
% n" G' g, K! f) z( `% }   大俠會選用102pF和104pF呢?是怎麼算出來的呢?

zhlxj200

恩，我也想知道102PF是怎么算的？能不能上传一个附件，看看计算公式，还有计算的参数？截图也可以，劳烦楼主提供一下，最近我也在做EMI，但我做的是无线路由器，不知道是否也是用CLASS B的标准来测试？