找回密码
 注册
关于网站域名变更的通知
查看: 1880|回复: 25
打印 上一主题 下一主题

自己叠了个22层板 板厂说不合理 请高手指正

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-10 17:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如图0 ]( i# w- E( m$ z! S2 |' L

12345.png (22.24 KB, 下载次数: 3)

12345.png

该用户从未签到

推荐
 楼主| 发表于 2015-9-11 17:18 | 只看该作者
本帖最后由 65770096 于 2015-9-11 17:24 编辑 1 P7 F9 _, z2 l8 S* D0 O
cloudy19880824 发表于 2015-9-11 16:12
% M; x! A8 U. l# S& J6 e' p恩,是的,即便用3.8的介电常数这个阻抗还是到不了90欧。
, z& o# t* s! p. E9 x当然了,如果只有G02作为参考曾,G04不作为参 ...
4 d8 V* ^+ t  [! ~/ e; T
只参考g02不参考g04有100欧姆这个是理论值吗?只是计算的时候选择不同的模型?1 L: r( ^, U4 a8 L
例如下图这种?能不能把你计算的模型和数值截图看看,只参考g02的和两面都参考的这两种的。
6 s% W# }9 N5 f& L/ S' H板子上实际的情况哪条线的阻抗是多少不应该是一个固定的值吗?信号线不是和他的上下面都会有关系的吗?* q# V: O5 b- C; t* ?% n; b
8 \& R: `. B$ `$ Y* C4 u

, X" O$ V: L6 a0 ~# n) A( ~) v

2.png (2.23 KB, 下载次数: 3)

2.png

该用户从未签到

推荐
 楼主| 发表于 2015-9-10 18:08 | 只看该作者
本帖最后由 65770096 于 2015-9-10 18:10 编辑 4 C" D( c9 Q4 u9 A; e
ibe3250 发表于 2015-9-10 18:04
5 O! k. b$ I* c* ~/ b/ U叠层没问题,是不是加工厂没有22层的叠加或阻抗的控制能力.LZ曝料下

# D6 G0 v) W3 S4 R2 b( @是不是我的top和g02 g02和g03之间都用的pp的问题?应该是top和g02之间pp然后依次是core-pp-core这样下去  到最后g21和bottom之间用pp?
. R3 u, Z; X! a$ o+ b一般的常规板子的压合是不是应该只有top bottom用pp  中间的都是core-pp-core这样的?例如上面的22层的 对称的板子  中间两层电源
& p' Y5 H6 }5 W6 k
* D% A8 X- g& [2 Y8 P

该用户从未签到

推荐
发表于 2015-9-14 12:39 | 只看该作者
65770096 发表于 2015-9-14 10:44" d2 y8 t, Y# Q+ H! f3 b/ {
第一张图第二张图的区别在哪  不是都参考的下面的平面吗?而且上面都没东西啊,我之前问过有人说是走线梯 ...
( ]0 Y' B# v  g$ W
对的,两个图的区别就是一个是参考G02,一个参考G04,因为铜箔是附着在core上的,腐蚀的时候从上向下,所以肯定是宽的一面是core,由于SI9000都把参考层放在了下面,只是通过梯形的方向来区分就好& e1 F# [3 W. y; n/ v0 t  H

该用户从未签到

5#
发表于 2015-9-10 17:43 | 只看该作者
不合理能具体点吗?过于笼统不好分析
; i, n4 ?7 [9 V3 n

该用户从未签到

6#
 楼主| 发表于 2015-9-10 17:47 | 只看该作者
就说不合理,我也搞不清楚。22层 2.2mm厚的板子  叠层顺序就是上面的那样,你能看出来哪不好吗?

该用户从未签到

7#
发表于 2015-9-10 22:10 | 只看该作者
走线太细,间距太开,差分线都快赶上单端了

该用户从未签到

8#
发表于 2015-9-11 00:03 | 只看该作者
确实有一些不符合常规。如果不是HDI板的话,一般G02到S03使用的是core,这样比较方便些。至于其他的应该问题都不大。另外有可能是楼上讲的,你问的板厂做不了这个板子

该用户从未签到

9#
 楼主| 发表于 2015-9-11 09:33 | 只看该作者
True 发表于 2015-9-10 22:10
  [! Z6 b2 n/ T2 t走线太细,间距太开,差分线都快赶上单端了

& `& w/ l7 G3 b) Y- n那判定差分还是单端是不是应该有个标准,比如间距大于多少,或线宽的范围?
" y) g; L& u( o/ n& f2 P' p; v. k$ O. d

该用户从未签到

10#
 楼主| 发表于 2015-9-11 09:34 | 只看该作者
菩提老树 发表于 2015-9-11 00:03$ S( ]  s5 F; e% `$ n8 v
确实有一些不符合常规。如果不是HDI板的话,一般G02到S03使用的是core,这样比较方便些。至于其他的应该问 ...

6 h7 J4 O( A5 `4 P' j! V9 p) q常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起?
' f# G/ u1 Z+ ^, j( K' J0 a

该用户从未签到

11#
发表于 2015-9-11 11:23 | 只看该作者
65770096 发表于 2015-9-11 09:331 ]2 H# J/ S& R( M+ a: P6 D
那判定差分还是单端是不是应该有个标准,比如间距大于多少,或线宽的范围?

, l) S% ^5 E- x5 N- C间距大,差分线的耦合很弱了,线宽这么细,阻抗会差得很。 线宽这么细,损耗也非常大。标准倒没有看到, 还有  PP在上下层,还要买铜泊。

该用户从未签到

12#
发表于 2015-9-11 12:48 | 只看该作者
65770096 发表于 2015-9-11 09:34+ r" E- m( g3 _
常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起?

, t4 u* Y+ x% ~7 A6 j; [7 O" B没错,确实如你所说,但是你现在的却不是那样的

该用户从未签到

13#
 楼主| 发表于 2015-9-11 13:00 | 只看该作者
菩提老树 发表于 2015-9-11 12:48; m9 w3 {3 ]# m
没错,确实如你所说,但是你现在的却不是那样的
5 S1 G) D0 S2 E) J
非常感谢!2 O5 A+ O# `% |4 U

该用户从未签到

14#
发表于 2015-9-11 15:01 | 只看该作者
确实感觉这个线宽和线距,在当前的叠层下无法达到100欧的阻抗,大概也就80欧左右吧

该用户从未签到

15#
 楼主| 发表于 2015-9-11 15:59 | 只看该作者
cloudy19880824 发表于 2015-9-11 15:01+ r* w' t# M7 p# n' m5 V( @
确实感觉这个线宽和线距,在当前的叠层下无法达到100欧的阻抗,大概也就80欧左右吧
( Z; e' B& S  a; A
你们都是polar算的吗?
3 H6 B/ g0 G6 O4 j1 l8 H- R6 \! L

该用户从未签到

16#
发表于 2015-9-11 16:12 | 只看该作者
65770096 发表于 2015-9-11 15:590 u6 w! R, F5 e, J
你们都是polar算的吗?
2 p. l1 k! F  q1 z: w
恩,是的,即便用3.8的介电常数这个阻抗还是到不了90欧。
# O' c: t  S/ Z/ d4 o当然了,如果只有G02作为参考曾,G04不作为参考的话倒是有可能达到100欧左右% G6 _8 C' ~- ]% |) P6 a" T
2 {( `0 t7 E- Q1 j' k* b
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-8 22:22 , Processed in 0.187500 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表