|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑 , r, p% a% [7 u& O9 F& m
' r4 J% ^9 D8 C" m, E$ M8 Pjimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,8 B$ Q5 p; U" S. l
文件内容如下:
, y, \# A4 u1 A5 cPADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15( l5 R( _. \ ^! L7 A5 S
Copyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
, H6 W$ W% P- J3 K1 CCommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET( u0 r6 L8 Z, z. n* a2 }* d
ERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y
5 S+ S& U' _2 D8 m I3 ]$ ~+ {ASCII reading (part types and decals) - 0 msec9 v* N" u" [8 Y5 f" H+ z9 M, R
我想知道这是怎么回事,希望大师指点一下!谢啦! |
|