|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑 8 f+ [- t% a$ p
& ]# X+ Z: ~- `7 jjimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,8 }: n& ]0 k. {( c9 l
文件内容如下:
8 V, x* v8 B0 ?, [$ P8 }$ pPADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15% c2 @9 a+ p: @$ }, {, q
Copyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
# l# ]$ M& b& T" y2 UCommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET
( Q- j, n0 ^$ N* n0 C7 WERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y
, J% T6 E" ~# A4 T. TASCII reading (part types and decals) - 0 msec X; v/ b0 @' }# q: |
我想知道这是怎么回事,希望大师指点一下!谢啦! |
|