|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑
( p4 _6 ?1 h' ]7 Q: T) i7 J/ F1 A# B9 D5 I" ~4 d
jimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,
- f0 o& y- e+ L/ ~) k文件内容如下:
& l6 g" D) R* S. R6 M7 CPADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15
1 F5 }# c5 m$ sCopyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
* F. ?$ z5 @4 n, U3 J$ ^Command line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET
3 @+ i: ^9 Y) h# \' BERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y+ U5 q: q* k9 `: M* O, R3 R
ASCII reading (part types and decals) - 0 msec, e; `+ \, |1 @0 A7 V5 u6 g: p2 q: y
我想知道这是怎么回事,希望大师指点一下!谢啦! |
|