找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

406#
发表于 2011-6-28 10:08 | 只看该作者
好像俩曾值与用si 计算的值不对应

点评

是的.还要更改介质厚度  发表于 2011-6-30 16:05
头像被屏蔽

该用户从未签到

407#
发表于 2011-6-28 15:34 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

408#
发表于 2011-6-30 10:52 | 只看该作者
回复 jimmy 的帖子
6 T9 \+ J) u( Z$ |' }: a' _- p0 @7 j0 Y0 H6 A2 E' }" r  A5 J
你好,我画的图出现这样的问题,怎么解决呢?https://www.eda365.com/thread-13627-1-1.html
* p5 i: F7 K  e* U$ [$ r. t( Y% e' o: X. Y: y
类似问题https://www.eda365.com/forum.php?mod=viewthread&tid=31122&extra=#pid454087
! g. w1 I; C+ n& w; i. w# `$ t  o* n7 ?求解' n4 a1 @/ L9 L* f3 E0 l

点评

贴子里面已有答案.  发表于 2011-6-30 16:06

该用户从未签到

409#
发表于 2011-7-2 12:44 | 只看该作者
请问下楼主,我在别人PCB上保存下的decals建起老是出错,我想知道这其中的差别是?

点评

别人PCB的层数是不是被max layer了?  发表于 2011-7-4 11:59

该用户从未签到

410#
发表于 2011-7-4 21:25 | 只看该作者
挖坟啦,挖坟啦! 28326856这个群貌似已经不允许加入。
* B. y& B! g* O& e) o
; H& w' t; g+ ]+ l) N. w! ?5 J* H( R 加不了!!

该用户从未签到

411#
发表于 2011-7-4 21:28 | 只看该作者
PCB中,默认规则中,设为6MIL。由于有个芯片引脚间间距比较密(小于6MIL),如果采用默认的设计规则,DRC时,会显示报错。因而采用规则优先级,在COMPONENT中,对此元器件单独设置,间距设为5MIL
8 B6 v+ U7 `  h    但再进行DRC时还会报错。不知道是什么原因?    注:此DRC虽然不影响最终的PCB生产,自己明白是由于引脚太密造成了,但这个问题不解决心里总不爽
: {& T1 F% }7 l& h9 x   还请JIMMY指点下

点评

我是用6mil检查一次后,发现只有芯片这里报错.我会将规改成5mil再检查一次...如果没有问题就OK了  发表于 2011-7-5 09:58

该用户从未签到

412#
发表于 2011-7-6 10:21 | 只看该作者
本帖最后由 jimmy 于 2011-7-6 12:55 编辑 1 V8 x$ ?2 K% }/ }8 |
# `" B2 U1 v: b- P9 I) v
请教JIMMY,PADS ROUTE的用法,在PADS ROUTE里布线的话LAYOUT里没有同步啊.这是什么原因?
( f8 O" L! \2 h: i* ~
8 e. u) X% E) K% n$ k
8 v! V$ z- d* V* X
6 k7 y* J; L" i8 `$ ^* Ojimmy回复:
3 o8 E( \  Z, ~0 k5 I7 X
# U" k6 @5 j% N1 I' T  t 8 t7 B! s( P: E5 m# T3 _& _
; b2 i/ e: ?. D8 g

该用户从未签到

413#
发表于 2011-7-6 10:27 | 只看该作者
还有就是ROUTE里加过孔怎么加啊

点评

shift+左键  发表于 2011-7-6 12:55

该用户从未签到

414#
发表于 2011-7-6 17:13 | 只看该作者
本帖最后由 jimmy 于 2011-7-8 11:02 编辑 0 }$ K$ H) D3 J4 D8 O  \) n

' ~( G9 K) {/ r) i$ j+ X2 J+ c请教,如何把在布线的时候切换过孔,VIA我设置了有两种,但布线的时候一直是一种,不会切换,如何切换呢???% z" x7 ]. p0 g. `& Q

* w( n0 B  c8 M* c* ]3 D) m
" q/ o: u+ {8 d' ], c  {0 c" cjimmy回复:
/ c, Q$ w1 X% \5 l
4 j+ g% X0 ~1 Y( P+ W9 V' O$ @" j键入无模命令VT,回车后,就可以进行选择了.4 L, P0 ]. d; y

8 x$ t4 l7 m' F
: R$ Y: {& x9 k: n

该用户从未签到

415#
发表于 2011-7-7 08:59 | 只看该作者
请教JIMMY,PADS里要画多张原理图,有没有主次规定呢?就直接添加页,导出就可以吗??

点评

通过页间连接符off-page就可以了  发表于 2011-7-8 11:03

该用户从未签到

416#
发表于 2011-7-7 11:51 | 只看该作者
请问:
, N* p; b& d/ x3 ~6 n+ n3 w3 }pads2007在手动布线时,怎么看不到当前线的宽带?请高手指教!' Q. k2 \6 |1 g

点评

设好相关的规则就可以了,如default,class或net规则  发表于 2011-7-8 11:04

该用户从未签到

417#
发表于 2011-7-7 16:21 | 只看该作者
jimmy 好厉害

该用户从未签到

418#
发表于 2011-7-7 17:53 | 只看该作者
回复 jimmy 的帖子
+ d0 [' Y0 L6 _+ ?2 s) i: D  J: \8 p0 f% m/ R
请教LZ:
% E& }9 M4 d" e4 y8 C) q
我的电脑里安装了PADS9.0精简版(原来有安装过PADS2005,后来不行了重装也不行,没办法只好装了PADS9.0精简版),将LAYOUT好的PCB导出POWER PCB5.0.asc文件,再用另外台电脑PADS2005导入刚才“导出POWER PCB5.0.asc文件”,却出现以下“警告和ascii.err”问题(见附件),但用另台也装了PADS9.0精简版导入却没有问题;
还有原来用PADS2005LAYOUT好的PCBPADS9.0精简版打开后,再导出POWER PCB5.0.asc文件,用另外台电脑装PADS2005导入却没有问题。不知是什么原因,烦请楼主请教 ,谢谢!
3 ?2 {$ \, L  w" j7 s! m! k

点评

我有点被你绕晕了,哈哈. 9.0打开或导入后会修正原来设计上的一些不符合"规范"的东西. 你最后面的导的asc应该不是之前说的第一份asc吧?  发表于 2011-7-8 11:07

该用户从未签到

419#
发表于 2011-7-8 08:37 | 只看该作者
jimmy, . J$ D; m" {7 O  _: f; W- s
当地层设为CAM 平面层。选择CAM输出地时,在地层上还需要覆铜吗?为什么我看的一本书上没有介绍地层覆铜,只有在顶层和底层覆铜。知道你是高手。请指点。谢谢。
( F0 O7 I9 t( E

该用户从未签到

420#
发表于 2011-7-8 11:23 | 只看该作者
请教,PADS里怎么隐藏某一个标号的飞线呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 22:34 , Processed in 0.140625 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表