allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误

fangxiaoyan

如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.

" h3 D, ~# L9 u3 Q8 |: y: `8 z- X  提示封装的引脚缺失，共有10个元件的封装
6 }7 [' c3 C. }
打开其中一个DRA文件，发现缺少引脚，如图2所示


这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？
. p2 q* `. n2 d/ j; M

请问除了重画封装，补上引脚，有没有其他方法？
' e  X" g8 c# P1 I

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

. `# N* S" c  K# H2 f( ]: I导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.
% T  S, `0 H3 N( b/ j
; T. I0 n4 Z: [+ `回看原理图这个元件，图2，图1和图2引脚一致，
: L4 w5 h2 \) f/ q' l
* B$ }. ], x% B, Y6 L4 c/ c* S' [
- W  v# z. d: [" Q2 }! t1 v但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3
[size=14.3999996185303px]

+ t# j3 @5 S! o# s[size=14.3999996185303px]

" y$ i1 ~/ u) R  R- {& r7 P[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。


5 S  b3 _. M$ c7 B$ n封装重画，原理图这个元件重画，仍然有这个错误。

6 v* L+ J9 N" ?/ a, R4 |
求教！
! j; z3 \4 v, c7 W' b) H/ X8 u

fangxiaoyan

dzkcool 发表于 2015-4-21 13:05
我没做任何改动，只是导入了一下网表，没发现什么问题。

我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。

) a3 }+ |- E% q" ?跟生产网表/导入网表的设置有关么？

dzkcool

fangxiaoyan 发表于 2015-4-22 09:43
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

估计跟1、2有关。
实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主
, }4 N+ _8 \+ @4 ]# s0 @/ {7 T8 }

fangxiaoyan

没人知道么，还是问题太幼稚了？

dzkcool

dra文件里面要有焊盘才行。
# q( q9 m. r; C0 Q5 [你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
9 S" q5 l1 `% N0 m$ p4 c; {6 ]4 [你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。
* _" u* Q! G# w- M& \

dzkcool

原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
5 h1 `2 d, X! A  V4 s$ w8 `如果没问题，把原理图和封装放上来看看吧。

fangxiaoyan

dzkcool 发表于 2015-4-21 08:26
' n+ _- o, F3 ~. W原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
如果没问题，把原理图和封装放上来看看吧 ...

检查完毕，没有其他元件用到这个封装

dzkcool

fangxiaoyan 发表于 2015-4-21 10:15
检查完毕，没有其他元件用到这个封装

我没做任何改动，只是导入了一下网表，没发现什么问题。
FT232-eda365.rar (43.18 KB, 下载次数: 2)

2015-4-21 13:04 上传

点击文件名下载附件
下载积分: 威望 -5

0 P9 d) O' R' X$ A

dzkcool

fangxiaoyan 发表于 2015-4-21 17:32
我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

我直接用第一方导入，没任何问题。
, [0 T0 o5 k& v- y! B9 J

fangxiaoyan

dzkcool 发表于 2015-4-21 17:53
" @  K* f$ u2 ^2 _+ m我直接用第一方导入，没任何问题。

那找不出问题的原因了。

dzkcool

fangxiaoyan 发表于 2015-4-21 19:06
) C# ]3 a$ V; k( \& r/ e那找不出问题的原因了。

你在我导入的PCB上再重新导入一下网表呢？

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
你在我导入的PCB上再重新导入一下网表呢？

, }: s" |$ r/ d9 ^需要先导出网表，再重新导入网表？

dzkcool

fangxiaoyan 发表于 2015-4-21 19:15
需要先导出网表，再重新导入网表？

3 k# M( w, V( g先从你的原理图中导出网表，再用我的brd导入网表。

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
你在我导入的PCB上再重新导入一下网表呢？

导入的选项如图1，

1 U# _6 ?% v( x: ?5 ~7 K( a' Y导入报错如图2，