找回密码
 注册
关于网站域名变更的通知
查看: 1736|回复: 4
打印 上一主题 下一主题

关于JTAG参考电压VREF

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-4-15 18:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
诸位好,想问下,JTAG的参考电压可以接1.8V吗?我的设计是这样的,FPGA的BANK 0的VCCO是1.8V!

该用户从未签到

2#
发表于 2014-4-16 09:27 | 只看该作者
本帖最后由 lvsy 于 2014-4-16 10:05 编辑
* C- L  B9 l. c; Q7 `0 o6 X" l6 ?8 k0 d+ X+ j& v
可以!对于Altera的FPGA,JTAG接口不是VCCIO供电的,它有专用的电源VCCPD,VCCPD的电压不能小于VCCIO。
' a5 u8 o7 j/ c; d- G
  e1 x; ?( b8 X( F如果是xilinx的FPGA,7系列也是可以的。设置CFGBVS管脚,接GND。
% Y9 _- F7 {: |# S9 n9 G4 v& x! o6 x; i+ t& B. O
The 7 series devices support configuration interfaces with 3.3V, 2.5V, 1.8V, or 1.5V I/O. The' A  ?" @3 X( h2 Y. n
configuration interfaces include the JTAG pins in bank 0, the dedicated configuration pins% c7 E+ ?7 \3 l( _/ a4 _5 h7 u
in bank 0, and the pins related to specific configuration modes in bank 14 and bank 15. To2 D5 M6 E3 a. \
support the appropriate configuration interface voltage on bank 0, bank 14, and bank 15,8 y" U/ _0 P3 F/ o5 B: |
the following is required:% k) O8 U$ d# {3 H+ ?6 V9 \
• The configuration banks voltage select pin (CFGBVS) must be set to a High (VCCO_0)( x: T, t5 B& I; E
or Low (GND) in order to set the configuration and JTAG I/O in banks 0, 14, and 15: S1 z" f/ k6 K, S+ n5 m. H
for 3.3V/2.5V or 1.8V/1.5 operation, respectively. When CFGBVS is set to Low for( v% F. X- P0 b  `" w2 t8 I& Z& s
1.8V/1.5V I/O operation, the VCCO_0 supply and I/O signals to bank 0 must be 1.8V
/ q6 Y6 _5 `# t6 ?* {(or lower) to avoid device damage. If CFGBVS is Low, then any I/O pins used for% ?* ^8 _  r# e2 E+ a% S
configuration in banks 14 and 15 must also be powered and operated at 1.8V or 1.5V.$ p9 a8 [, c# X

该用户从未签到

3#
 楼主| 发表于 2014-4-16 11:11 | 只看该作者
lvsy 发表于 2014-4-16 09:27
! k$ g4 @1 h3 B7 H可以!对于Altera的FPGA,JTAG接口不是VCCIO供电的,它有专用的电源VCCPD,VCCPD的电压不能小于VCCIO。
7 |+ x0 `# ?7 j  d% G3 }6 x0 d4 e4 W. `  L( c+ J, _
...

: l5 n( h- A, N) E' s) {, @三克油啦!

该用户从未签到

4#
 楼主| 发表于 2014-4-16 11:12 | 只看该作者
lvsy 发表于 2014-4-16 09:27) A( m4 n5 b* u4 @" V6 O
可以!对于Altera的FPGA,JTAG接口不是VCCIO供电的,它有专用的电源VCCPD,VCCPD的电压不能小于VCCIO。* o  `0 J! `. `$ [) p8 T2 [
( h, [" T# G6 @) g2 K+ h/ X
...
# E1 }" w* W) n, S, ^
你也在搞7系列FPGA吗?有空交流下啊,我QQ:634227759!感激不尽!

点评

ok!  发表于 2014-4-16 11:50
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 17:54 , Processed in 0.140625 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表