找回密码
 注册
关于网站域名变更的通知
查看: 1746|回复: 4
打印 上一主题 下一主题

关于JTAG参考电压VREF

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-4-15 18:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
诸位好,想问下,JTAG的参考电压可以接1.8V吗?我的设计是这样的,FPGA的BANK 0的VCCO是1.8V!

该用户从未签到

2#
发表于 2014-4-16 09:27 | 只看该作者
本帖最后由 lvsy 于 2014-4-16 10:05 编辑
* K# K( D) T/ g( d% I2 [2 o' d
# W; I$ |, \: Y: I( }可以!对于Altera的FPGA,JTAG接口不是VCCIO供电的,它有专用的电源VCCPD,VCCPD的电压不能小于VCCIO。
2 V) L2 Z! i1 e4 P( T# P
+ ?" `# D6 S/ _% V如果是xilinx的FPGA,7系列也是可以的。设置CFGBVS管脚,接GND。9 @' V9 c  j) l: g2 [( \: p8 H1 w
; U; p6 m, k) |( \+ O; O
The 7 series devices support configuration interfaces with 3.3V, 2.5V, 1.8V, or 1.5V I/O. The
3 D( j  j  U4 G1 t" d; u6 W( W0 }configuration interfaces include the JTAG pins in bank 0, the dedicated configuration pins7 C- O( s9 v' Z/ {2 h! i
in bank 0, and the pins related to specific configuration modes in bank 14 and bank 15. To4 g, y: r7 ]: r" Y* o
support the appropriate configuration interface voltage on bank 0, bank 14, and bank 15,& O8 v/ d" Z3 Z, e8 X3 _, E7 p
the following is required:( ]5 y7 e* D' b% R) U; ?) b, h4 h
• The configuration banks voltage select pin (CFGBVS) must be set to a High (VCCO_0)
; d: u% Y3 N) K& k. ]6 sor Low (GND) in order to set the configuration and JTAG I/O in banks 0, 14, and 15
3 T0 P* E+ a6 S9 {, y; O( xfor 3.3V/2.5V or 1.8V/1.5 operation, respectively. When CFGBVS is set to Low for
4 b' C) h3 t) z7 h5 j* u1.8V/1.5V I/O operation, the VCCO_0 supply and I/O signals to bank 0 must be 1.8V% ], h4 f0 G6 ?" i/ O
(or lower) to avoid device damage. If CFGBVS is Low, then any I/O pins used for
' r4 g' x1 g4 Q0 R4 r+ d- zconfiguration in banks 14 and 15 must also be powered and operated at 1.8V or 1.5V.
, v" R1 h5 l/ V3 J0 a1 v

该用户从未签到

3#
 楼主| 发表于 2014-4-16 11:11 | 只看该作者
lvsy 发表于 2014-4-16 09:27, b5 C) d/ x" Z. p: {3 G
可以!对于Altera的FPGA,JTAG接口不是VCCIO供电的,它有专用的电源VCCPD,VCCPD的电压不能小于VCCIO。/ S7 C+ R/ L8 K5 o& d: c+ o
% U/ H* c- K( y% l5 [( T! [
...

, e4 y% c4 |5 r: S* E+ M三克油啦!

该用户从未签到

4#
 楼主| 发表于 2014-4-16 11:12 | 只看该作者
lvsy 发表于 2014-4-16 09:27
* x  ~0 E3 o) O- E! V/ O5 ]可以!对于Altera的FPGA,JTAG接口不是VCCIO供电的,它有专用的电源VCCPD,VCCPD的电压不能小于VCCIO。7 n/ y% |6 A2 H9 U) \
' O# `& z; q% e" A" k8 h9 i$ |
...

: y9 e9 t6 J7 n+ J你也在搞7系列FPGA吗?有空交流下啊,我QQ:634227759!感激不尽!

点评

ok!  发表于 2014-4-16 11:50
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 09:01 , Processed in 0.125000 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表