使用IBIS仿真DDR读信号的问题（关于pin和die上波形的区别）

huang34

新人向大家问好！
' o* A4 n/ x" z: @$ w
' a/ Q- D' i, Q0 Z. c4 _最近我在用SigXplorer 仿真DDR3的DQS读信号，遇到了一点问题：

3 z% N- |# G+ o( _/ P1 P' M因为接收端在pin上和die上的波形几乎看不出区别，我感到有些奇怪（实测的波形有较大回沟所以想确定在die上是否还存在回沟），于是修改了主芯片IBIS的package一栏内的封装寄生参数（因为之前芯片厂商没有提供确切的封装参数），转换到dml文件，但是重新载入之后依然看不出差别。我想知道IBIS的寄生参数是如何影响在pin和die上的波形的，之前我看过一份资料说寄生参数产生的时延是主要因素，是这样吗？
* |" d' |1 U9 ]
) \6 A. t5 W* h; h8 H- c还有麻烦大家帮我分析下我之前修改IBIS的思路是否有问题，有没有其它思路（[Pin]内没有定义更多的封装寄生参数 ），比如c_comp，或者钳位/上下拉曲线等……
/ f8 E; d' u9 `5 S8 m

于争

找主控芯片厂家要一下DDR接口封装内的等效线长或封装S参数，然后再分析！
& B* |8 A$ K& `" c. y+ n另：点对点互连，引脚上测到回勾一般情况没什么问题，内部应该没有。当然引起回勾还有其他因素，不了解具体情况很难下定论，猜测你的DDR接口应该能正常跑起来。

于争

仿真实测不符？
模型有问题只是一种可能。
4 r5 c+ ?5 [5 U* t6 z5 _/ n9 S, y% N仿真方法对么？考虑了哪些因素？有没有软件处理不了的因素没有考虑到？
7 p9 N' d! b0 O" m; O这个问题值得推敲。

huang34

于争 发表于 2014-4-12 09:19
找主控芯片厂家要一下DDR接口封装内的等效线长或封装S参数，然后再分析！
另：点对点互连，引脚上测到回勾 ...

于博士您好！
/ L' e9 j% h' H; k4 C* u) E2 [感谢您的回复！

我们这个信号确实是点对点的互连，回沟也没有影响到DDR3 的功能，只是在仿真时看不到回沟（相比实测有更大的过冲），die和pin上的波形差异也几乎没有，即使在修改了package寄生参数之后也显示不出差别。

% l0 H: Z5 Q8 |# `之前我们在测另一个DDR2模块时曾经用仿真再现了die和pin上波形的差异（同样是dq和DQS的读信号），而这次在DDR3模块上却不行（DDR2的主控芯片是Xilinx的FPGA，DDR3的是安霸的视频处理芯片），所以想分析一下原因，提高仿真精度。
: E; S  z( x  L, m" ]8 V: r
) e! L5 f' O0 N+ j" Z关于仿真的方法，主要就是使用SigXplorer提取PCB上的拓扑，添加主芯片和DDR芯片的IBIS模型（转换为dml），设定输出端数据码型，得到时域的波形，主要关注的是链路上的反射，没有考虑板上其它信号的串扰和电源完整性。现在我个人是想先排除芯片IBIS模型的因素，但是我不确定IBIS上除了寄生参数外还有那些参数会影响die和pin上的波形差异。
' K/ Y% b- h0 e; Z4 a) G
我还是这方面的新人，可能会忽略掉一些常识性的问题，望不吝赐教！
- X7 |  C& p3 i2 z2 h: ]

0aijiuaile

% w) s8 f$ x) u
测试是否用夹具，探头有无去嵌，是否点测。。。测量的影响因素首先要考虑；通过测试来提高仿真精度，很难；更不用说只是用SQ软件；因为考虑的东西太少。
8 N8 L  T3 ?1 B% c$ h- @! y/ r& {至于回沟，原因主要是寄生电感和电容引起或是测试引起，要判断下测试是否带宽受限。如果只是判断 PIN/DIE为何没有区别，也不仅仅是你封装参数影响决定的了的，还要看芯片BUFFER端的驱动速率，说到底，也是带宽问题。即：封装参数的LC参数的反射值与你芯片沿之间是否量级接近，如此而已。

huang34

0aijiuaile 发表于 2014-4-12 17:22
测试是否用夹具，探头有无去嵌，是否点测。。。测量的影响因素首先要考虑；通过测试来提高仿真精度，很难； ...

8 E" {0 e) ?) H+ C感谢您的解答！

6 \( V7 V1 ?0 g& Z- J% ]确实带宽的问题容易被忽略，我会按照您提供的思路去检查问题。

xuexiyixia

huang34 发表于 2014-4-12 16:54
于博士您好！
4 E! L9 i8 @1 s, W; h( s- z感谢您的回复！

修改模型寄生参数的方法是可行的，修改了以后一般是有差别的，除非是封装寄生参数超级小的那种，建议你用Hspice跑一下，另外仿真的时候叠层的一系列信息诸如介电常数、损耗角正切之类的问题一定要设置正确，另外还要看仿真的波形位置和测试点是否是同一个位置。

huang34

最近我再做了一些仿真，发现影响pin和die上波形差异的主要在c_comp值的大小，如果c_comp值比c_pin小很多，则pin和die上的波形差别不大。我想原因是die上阻抗的近似值是： L_pin/（c_comp+c_pin）的平方根， pin上阻抗的近似值是： L_pin/c_pin的平方根，不知道是不是这样？

zjt289198457

于争 发表于 2014-4-12 09:22
. c# S+ B+ d5 d  P仿真实测不符？
- e) \5 S! \0 w* a, L. c2 O模型有问题只是一种可能。
仿真方法对么？考虑了哪些因素？有没有软件处理不了的因素没有 ...

  f# ]5 A9 j/ N于博士，看你的大作以及在论坛里面的留言感觉你对SI仿真中的很多软件都比较熟悉；
想请问一下你有关于cadence 中的sigrity仿真软件中的PowerSI，SystemSI，PowerDC以及Speed2000熟悉不？

目前在学习使用这方面的仿真工具，但是苦于很多文档只有操作流程却没有找到对应的完整仿真文件，所以想请问你有这方面的文档以及对应的仿真文件没有，我想自己把流程走一遍，加深自己的理解与掌握！

有的话能否给我发一份：
& n  W) h- q6 c1 W+ a我的邮箱为：zjt_taotao@sina.com

非常感谢啊！！！

kuochiang

感謝分享~~