EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 求助：DDR（1托2）3层走线，如何规划

12 / 2 页

发新帖

楼主: sapphire1227

上一主题

下一主题

求助：DDR（1托2）3层走线，如何规划

该用户从未签到

16^#

发表于 2014-5-6 16:24 | 只看该作者

我现在遇到的事情和你是一模一样的

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

EDA365微信号及QQ群号！

12 / 2 页

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-23 17:53 , Processed in 0.078125 second(s), 19 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表