各階段的SI仿真的重要性.

nelsonys

各階段的SI仿真的重要性.

5 d. M5 D! I1 {SI仿真一般被分為兩大階段, 大家耳熟能詳的
6 B0 d7 d/ O+ s+ v1 C1) Pre-simulation (circuit simulator)
2) Post-simulation (2.5D, 3D simulator)
4 c5 T4 u' }7 w/ @
% Y- P# E- W" U" u1 F# a至於各個仿真階段的定義及作用小弟在此就不多作贅述.
/ o+ s; \. h' K. ]8 a+ p1 k
' s5 b3 |& \3 h; b最近, 有些開發商開始議論Pre仿真的實用性. 認為Pre仿真不能完全反映電路板的實況.
以DDR3拓譜為例, 即使在Pre仿真階段進行parameter sweep後所總結成的layout design guide, 在很多實際layout情況下是無法被採用的.
# _0 i6 i3 v) G2 g. `8 D; m而且DDR3,PCIe等高速inteRFace是屬於相當成熟的技術, 不論採用什麼樣的拓譜也無需從新仿真.

基於上述原因,一些開發商放棄Pre仿真而改用另一種更接近實際情況的Simulation, 稱為Interactive Simulation. 即使用2.5D Simulator來仿真worst-case,從而產生layout design guideline. 最後再run一次總的Post仿真(全程不涉及circuit simulation)
8 Z2 d; P5 h' r5 Q純屬小弟的愚見,照這樣的情況而言,ANSYS Designer,Agilent ADS等擁有circuit simulator的仿真軟件不就慘了??!
/ Q8 J+ Y' X* B我總覺得Pre仿真circuit simulation有一定的存在價值, 才疏學淺無法說出一個所以然...
8 s2 M; A* i+ \% K: q
各位大俠對此有何高見還望不吝賜教!

于争

一般系统设计中负责把关决策的，会同时重视前仿和后仿，前期投入精力也会比较大。
" M# a0 B$ `; O$ L0 r& U% c; ]负责软件操作的工程师，后仿真工作量可能较大，负责决策的人会追着要结果的。
1 u! {* K+ F$ z3 {' ^' @* o怎么布线、走哪一层、怎么走、怎么做阻抗优化，电源GND平面怎么安排、去耦电容放多少、磁珠滤波器怎么设计。。。。等等N多东西布线前都要定了下来，要不然布线结束后很难办，尤其是走线比较密的板子，布完线再改，简直就是一场噩梦。

shark4685

早期的仿真速率低，拓扑结构复杂，通常通过前仿真来定层叠，定布局。
' G- l- I0 M1 W) u仿真起步都大约从cadence开始。所以先入为主，大家都有前仿，后仿的概论。
现在芯片速率高，高速信号大多都是点对点，在设计PCB之前，有专门的工艺工程师
帮你确定了叠层。所以前仿是做的越来越少，多是布完线直接去仿真套规范。
OK就直接做PCB了。所以不必拘泥于前后，你想做，前后都是可以做的。

nelsonys

稍作一點贅述...
1) 在系統總體設計之初, 進行關鍵信號分析: 如I/O, 連接器選型
; S: ?% U& b) E& a2) 在原圖設計中, 根據信號完整性問題的起源和減小這些問題的總體仿真, 給出布綫的指導規則, 并設計噪聲与時序裕量
3) 在布局与物理實現時, 進行時序和拓扑結構設計, 端子調整, 串擾, 反射, SSN分析与仿真
8 [/ T- j0 U9 @% K/ g4) 在完成布局後, 進行系統級仿真驗證

- g& b! E1 [2 ECousins的意思是1)能去掉?

cousins

circuit simulator 也是要做post的
. i0 C% h1 J6 X3 I; B  G; G) t4 m提取通道后也要做时域分析，大多数3D软件都是基于频域，且不支持多样性的时域激励源。
6 K& {7 U! c  B& \+ }* Y4 g8 Z) A

nelsonys

感謝cousins.
不好意思, 小弟不太明白您的意思. 能否再詳細說明一些?

我對Pre和Post Simulation的了解比較死板. 可以說是不甚了解.
Pre: 拓譜, 反射, 耦合, 終端阻抗, Timing分析, 最後生成Layout用的guideline.
Post: 抽取電路板model, 檢查是否符合guideline, 并与measurement做correlation

但是interactive simulation的出現, 搞得我一頭霧水了...

cousins

详细的来讲...
就是post里其实已经包括了pre的内容，只不过把pre中的理想通道模型做成了实际的结构尺寸，考虑了实际拓补中出现的非理想参数影响，你要做的就是把这些实际的结构尺寸变为各种模型，RLGC,SPICE,SCATTERING等等，然后加你在pre的时候加的信号源做通道分析。

nelsonys

弱弱地問一下, 那沒有了pre的話, post能成立嗎??

cousins

当然可以
pre是layout前布局拓补加布线约束分析
3 S% g' ?  B7 `& f3 f$ fpost是都完成后的分析，准确度更高

nelsonys

我上傳了一個圖, 希望能更好得表達我的意思..

# O7 j4 {7 \/ l; L/ e$ u4 `按照cousins的意思, 成熟的高速通道設計不需要遵循一般的設計流程而直接跳到post分析？
: w& e0 y/ l; _$ L: T還望指教...

nelsonys

成熟的高速通道如DDR, PCIe等等

cousins

我可没说能去掉。
4 |1 K+ P5 i& ^! ~我的意思是post所做部分是实际模型的pre，pre则为理想拓补加模型。post所做的内容和pre是一个包含的关系。
  p6 d: o7 y" l( c9 ^: A5 G至于完整的设计递进流程，是肯定要做pre的，pre能生成初期的布线约束。

- C. n7 R% I1 h& w0 Y" |

nelsonys

可我公司想直接跳過pre啊... 我又沒能力說服...

cousins

只要你们公司有自己的技术沉淀，跳过是可以的

nelsonys

可惜沒有呢... 都是新手入門, 能否分享一下為何得一起做Pre和Post, 而且缺一不可的一些有力的理由...
* Z' [* o/ Y4 Z3 e; r1 A; q& @如果有實例分享, 小弟實在無以為報了....

cousins

你的理由再充分也没用，公司有自己的考量，不会为了你一个人的意见改变大局，除非你的在公司影响力够大。多做一段时间吧，只有碰到问题才能证明你的观点。没有碰到问题的话，那就把设计规则总结起来，也是宝贵的知识。

nelsonys

Cousins說得非常有道理...
我會盡量學起來的!

感謝!