关于ddr时钟与地址，控制/命令走线的偏差范围的问题

loveluo · 发表于 2013-12-7 18:59

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

有资料说：CLK需200ps左右的附加延时才能与地址，控制/命令的时序对齐，要求CLK差分对要比地址，控制/命令的走线长1000-1200mill；又有资料说：地址，控制/命令需以CLK为参照走线，走线长度的允许偏差范围要小于100mill。
不知这两个明显矛盾的布线规则，哪一个正确，或者是因为总线频率不同，有这两个不同的要求。望大神赐教！