请教FPGA管脚测速问题？？？

HJS

我代码是这样写的：clk为50M时钟，clk_out为一个管脚。
module test(clk, clk_out);
! w% s8 b- m2 S1 `3 c' \4 Q; pinput clk;
$ o7 j3 I+ @) a! zoutput clk_out;
' |& @4 v$ c, [# c! c6 E/*******************************/
8 U! C" b: _+ _) }' `reg clk_out;
reg set;
reg [31:0]cnt;
parameter duty = 32'D100;
/*******************************/
7 z+ W5 J" p5 oalways @(posedge clk)
begin
- Y3 ?" I# m. e3 ~        if (cnt == duty)
                begin
  s! }; s2 q; ~, B7 W                        cnt <= 0;
  V8 `' J3 |/ @% F                        set <= 1;
# v/ W" {( q6 O& Y# [  G* g                end
        else
  c' A6 M# F) X                begin
/ M; Y9 b# _! h. N  V  D% X: {& \; C                        cnt <= cnt + 1;
                        set <= 0;
, c3 N: N; A6 K                end
7 M* p. m" K, S9 M& Eend
) D+ R$ X1 L" k. e  q7 P, _1 N/*******************************/
) Q0 Y) \" o: n8 w  u+ f# t( \4 Y3 Walways @(posedge set)
begin
        clk_out <= ~clk_out;
; O5 x& @9 Z! Oend
0 a. }1 R3 T4 q4 ]/*******************************/
endmodule
& |& ~9 c* s- A( q
- s: H. b& H5 {2 C& z% ?5 P输出方波的频率很低，大概是1M，再大的话波形就会变了。这是正常的吗？还是测试方法有问题？
7 S  m# K! E; k3 X+ F: j- y板子配置：DE2(核心是：EP2C35F672C6)，其他就没什么了。

zgq800712

在eetop上发过吧。
4 y  x/ H3 b9 `: k
完美方波不可能，我也用示波器测过，几M的还好，在多了就是快正弦波，当然可能和我示波器普源的100M也有关系，可能换成好的示波器，那可能还不错，至少不会看到是正弦波，哈哈。

你那个可能也和你FPGA的驱动能力也有点关系，你接个74芯片输出，或者三极管之类的。
' ?7 U: q4 g* H好不行就看看是不是要端接什么的，希望不要坑爹了

HJS

zgq800712 发表于 2013-12-2 23:26
在eetop上发过吧。
+ V9 Q1 n7 m3 k% t6 N
4 P! m: l" H& ^+ v完美方波不可能，我也用示波器测过，几M的还好，在多了就是快正弦波，当然可能和我示 ...

. _, t! ~7 M  D5 R( Q  ^. m嗯，发过。确实频率高了就慢慢变成正弦波了，但不可能才1M。
我也怀疑是示波器的问题，我的示波器是:RIGOL(DS 5102M)，但是用函数信号发生器输进去10M测得稳稳地。
板子管脚上没接什么，只加了管子起保护作用，这有影响吗？

HJS

那你确定这种测试方法是可行的？

zgq800712

HJS 发表于 2013-12-3 00:11
/ s& k6 T( i4 `- y# |那你确定这种测试方法是可行的？

1 b- N; _, }  |% v  n你这个就是常用的端口嵌位二极管，你在后级加个驱动力强的电路试试看吧，这个FPGAIO电流是8mA吧。