用过IS61WV10248BLL这款sram的请进

wf_2013

最近在弄实时图像显示问题，图像需要先经过处理再显示，中间需要存储器缓存一下。板子上的存储器是sram：IS61WV102488BLL,从网上下载了datasheet，又从网上找到了有关sram的VHDL代码，不怎么能看得懂。希望看到帖子的大牛指点一下。怎么用这款sram实现对实时数据的处理再显示，时序上应该怎么考虑？ 感谢！!

zgq800712

" n5 |7 |( @* u7 f+ `
IS61WV25616    用过。
) g  N6 s$ n, y# W: n5 hIS61WV10248BLL 这个是1MB*8的片子，20根地址线。
SRAM吗，无非就是地址(A0-A19)，数据线（IO0-IO7）和控制线(CE OE WE)。

zgq800712

reg state;
% }, U5 ], N, wassign sram_cs = 1'b0;
2 B1 T1 Z8 G7 m+ D! u7 q& Gassign sram_data =we?8'hz:wirte_data;
always @(posedge clk or negedge rst)
) V7 e0 }( |$ ?) }* }. `( Dif(!rst)
7 T; M. p3 D. ?( J clk <= 1'b1;
8 O: g& ^: O! l1 g- N5 \. a2 |  m9 Qelse
6 n& r) A* k5 k9 U. U0 o state <= ~state;
( q7 I0 x6 ~# d+ Y/ ?
always @(posedge clk or negedge rst)
+ G3 b" D$ R0 s0 m" @( O8 s: sif(!rst)
% F/ ]3 s% j) D6 {% n% c: p begin
6 y' F+ z' O% o: O2 x end
  V, @$ N5 L8 N) w0 v5 L4 celse
  begin
        if(state ) //读,
, c. v- ~8 w5 u0 _, E! }          begin
                sram_addr <= read_addr;
                sram_we <= 1'b1;
                sram_oe <= 1'b1;
          end
  X5 P% ?' h; C# Z8 ]4 j! A6 d       else
         begin //写
                read_data <=sram_data
* Q$ n# A# M' }/ `                sram_addr <= write_addr;
                write_data <= video_data;
                sram_we <= 1'b0;
                sram_oe <= 1'b0;
: P$ P! b5 F# g9 X         end
  end


! R/ |/ L/ w' I/ P0 x

. ?" a! }% i/ o$ R5 ?: ~endmodule