找回密码
 注册
关于网站域名变更的通知
查看: 1576|回复: 2
打印 上一主题 下一主题

conf_done始终为低

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-8-15 23:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
首先感谢论坛高手!!$ D1 n* _" L6 p* E+ @, r
关于“FPGA不能实现逻辑 ”的帖子0 W( V, _( [6 r2 `8 T7 ~$ Z" i
今天调试中发现conf_done信号始终为低,检查了电路连接,使用了10K上拉。从这个角度可以明白为什么会出现不能实现任何逻辑,因为FPGA始终处在配置状态,没有进入用户状态。只是不知道为什么conf_done 不能在配置后拉高?

该用户从未签到

2#
发表于 2013-8-17 08:07 | 只看该作者
AS电路, MSEL管脚。

该用户从未签到

3#
 楼主| 发表于 2013-8-19 23:02 | 只看该作者
zgq800712 发表于 2013-8-17 08:07
# |4 h" U( l) A7 L' Z# Z0 r# l% fAS电路, MSEL管脚。
& h& L' P8 C) G* [5 \2 C
问题解决:
1 b- {2 p" x7 q1 n       通过conf_done发现n_config始终为低,然后发现重载按钮将N_CONFIG始终拉低,四角按钮封装方向有误。按钮重新焊接后FPGA能实现逻辑,通过signal tap II检测逻辑功能能正常。谢谢帮助!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 14:16 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表