过孔对信号完整性的影响

qianke13@163.co · 发表于 2013-7-22 20:24

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

大家遇到由于过孔导致阻抗测试结果超出SPEC规范，是怎么看阻抗测试结果？是让PCB厂商提高制程能力还是可以忽略？
这种由于过孔导致的阻抗不连续引起的反射是不是可以忽略？

第一次发问，不知道这样描述清楚不。

qingdalj · 发表于 2013-7-29 19:16

cwfang2013 发表于 2013-7-29 08:16

是个好资料，不过说明不了什么问题。
看看你的资料吧，截图如下：

就按这个我们算算这个过孔的寄生电感。现在我们接触的6Gbps左右的高速信号，有许多其上升时间都在30ps-100ps之间，那么我们这里取最大的Tr=100ps(同等条件下Tr越小，信号越差)，：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH，XL=πL/Tr=31.9Ω。

在这样的情况下，过孔寄生电感的等效阻抗已经达到30多欧姆，并且像我们看的这种信号速率还不是很高的，可以想象当更高速率的高速信号来临时，过孔怎么可以被忽略？我们又怎么敢忽略呢？

所谓小心驶得万年船（不知道有没有打错字，呵呵），谨之，慎之。

cwfang2013 · 发表于 2013-7-23 11:32

其实过孔引起的反射对信号质量的影响表现的并不是那么明显，高速电路中主要关注的还是电容的寄生电容和寄生电感

aallon · 发表于 2017-1-23 11:44

我们在做4G通信模组的时候，TDD和FDD的发射线上有2个10/4和2个18/8的盲孔和埋孔，包括天线也有2个盲孔和一个埋孔，也还是能通过测试。各项性能指标满足需求。但是还是要尽量注意一下过孔，高频或者高速时，能不用，尽量不用

qingdalj · 发表于 2013-7-22 21:06

本帖最后由 qingdalj 于 2013-7-22 21:20 编辑

过孔引起的反射有些是可以忽略的，但有些不行，这和信号上升下降时间有关。如果确定上述现象是过孔阻抗不连续引起，可以尝试优化过孔以减小过孔与传输线阻抗失配对信号完整性的影响。

qianke13@163.co · 发表于 2013-7-23 10:52

qingdalj 发表于 2013-7-22 21:06
+ n2 {* v0 Q: _5 e4 `/ o过孔引起的反射有些是可以忽略的，但有些不行，这和信号上升下降时间有关。如果确定上述现象是过孔阻抗不连 ...

如果少于關鍵長度，這種阻抗突變是可以忽略的吧

qingdalj · 发表于 2013-7-23 11:08

本帖最后由 qingdalj 于 2013-7-23 11:13 编辑

通常我们是这样认为的，但也不是绝对的。一个过孔可以忽略，那两个呢，或者更多的情况。

qianke13@163.co · 发表于 2013-7-23 11:27

qingdalj 发表于 2013-7-23 11:08 ' }+ q9 d) ]% g' Y
通常我们是这样认为的，但也不是绝对的。一个过孔可以忽略，那两个呢，或者更多的情况。

明白，謝謝！

cwfang2013 · 发表于 2013-7-27 08:30

你找找相关的资料就明白了

cwfang2013 · 发表于 2013-7-29 08:16

过孔对信号传输的影响.pdf (123.43 KB, 下载次数: 292)

Nelson · 发表于 2013-7-29 14:54

第一，阻抗测试结果是个重要参考；
第二，如果测试阻抗用的是很快的上升沿，而实际跑的信号的上升沿比较慢（或者信号速率较低），如果过孔部分阻抗超出SPEC不是太多，则算还好；
第三，如果实际测试阻抗用的上升沿和信号的上升沿差不多，最好还是要优化一下过孔的阻抗，把过孔阻抗控制到SPEC以内，对5Gbps尤其是10Gbps以上的信号，一个过孔就可能让整个通道性能大大降低甚至Fail ！

另外，上面的8楼兄弟分享的是个好资料，谢谢分享！但其中的电容过孔公式仅具参考意义，不能太当真，这个公式只能说算出的等效电容在数量级上没有明显的差别~~

qianke13@163.co · 发表于 2013-7-29 20:18

感谢大家的回复.我们负责impedance测试,所以想问问大家的想法.
大家都很牛,向大家学习了!

alian_chen · 发表于 2015-1-28 15:19

高频高速讯号一定要做优化的，不然performance会很差的

天雨hp · 发表于 2015-9-9 21:30

高速情况下，过孔还是会带入很大的阻抗突变的，最好不要忽略

461412460 · 发表于 2016-4-21 15:47

领教了

womi1989 · 发表于 2016-4-23 17:43

via的中的寄生电感还有寄生电容对于，信号的高频分量影响极大。如果信号速率较高，这时候寄生参数会使信号损耗，直接导致上升沿变缓。

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 过孔对信号完整性的影响

EDA365欢迎您登录！

点评

点评

点评

点评

推荐内容 /1