调入网络表导致源PCB上的电源连接丢失[已解决]

beethoven

这个标题可能很费解，因为我现在在做的工作不是常规操作：
. k' S! q. z  X: y* o8 u2 s& A
' E  g3 k  I3 R) i7 Y8 n$ ^0 u  O6 [我现在要修改的板子，只有PCB源文件，是allegro格式的，原理图只有PDF格式的。
0 ?6 j9 M3 N# Q$ W0 \* e所以我就先用Capture CIS绘制了原理图，并生成网络表和PCB比较，在比较全部一致后，我就在Allegro里import了网络表。
但是发现所有的电源连接网络比如+3.3VD、+5VD、GND等全部成了鼠线，相应的元件引脚上的net是有的，只是过孔及连线和shape的网络都为空了。仅电源网络有问题，其它都正常。
% S! J4 P+ S$ J2 r
7 P  t. m6 E, m8 v8 K: V希望我说明白了，请问这是什么原因引起的？

[ 本帖最后由 deargds 于 2008-8-8 17:29 编辑 ]

deargds

可能是NET名称变掉，重新给SHPAE赋NET就可以了。

beethoven

重新给shape赋net是简单，不过过孔也得一个个的重赋？

deargds

那你就不要改电源的名称。

beethoven

的确是由于网络名不一致造成的，谢谢！