|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
这个标题可能很费解，因为我现在在做的工作不是常规操作：
R- w1 { f& |- T. N' z3 A* W/ k4 b9 }
我现在要修改的板子，只有PCB源文件，是allegro格式的，原理图只有PDF格式的。
/ V- I! G) M \2 q8 l* Z所以我就先用Capture CIS绘制了原理图，并生成网络表和PCB比较，在比较全部一致后，我就在Allegro里import了网络表。8 s, }4 V, O2 P9 n
但是发现所有的电源连接网络比如+3.3VD、+5VD、GND等全部成了鼠线，相应的元件引脚上的net是有的，只是过孔及连线和shape的网络都为空了。仅电源网络有问题，其它都正常。3 y2 _( D( _' r5 t, c: u
' P, g4 G" _2 o( d6 Y! i1 U' z5 B希望我说明白了，请问这是什么原因引起的？/ F/ O- o) F, S) _
7 w- [% [8 ]5 {4 R- Y[ 本帖最后由 deargds 于 2008-8-8 17:29 编辑 ] |
|
/1 
发表于 2008-8-8 15:02
收藏
淘帖
支持！
反对！
发表于 2008-8-8 15:07
楼主