关于网站域名变更的通知

EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › Cadence Allegro教程资料区 › 做原理图封装时隐藏元器件引脚编号

发新帖

查看: 2444|回复: 0

上一主题

下一主题

做原理图封装时隐藏元器件引脚编号

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2013-6-3 21:25 | 只看该作者 |只看大图回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

大家在做原理图封装事可能会发现有时候原件引脚上的编号会使原理图看起来杂乱无章。今天我来教大家如何隐藏元器件引脚编号。
' _% }% [' w0 a- R9 v# k% g+ B 大家在昨晚原理图封装以后做一下这样的设置。打开Option-------选择Part Properties-------讲Pin Names Visible和Pin Numbers Visbile都改为Fals就行了。是不是很简单呀。哈哈

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 20:57 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表