关于FPGA芯片引脚的问题

yanyeh89

单片机配置引脚的时候有与之有相对应的寄存器相对应，FPGA芯片怎么配置引脚？怎么配置成输入输出，我看了很多的数据手册都没有找到怎么配置引脚？还请诸位大侠不吝赐教啊，谢谢啊,

gusumurong

不用专门配置成输入或输入。
只要在ASSIGNMENT里，将输入或输入信号分配到不同的IO管脚上，就OK了
) G# \& `' n2 x. A. q

zgq800712

基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
IO口多可以设置成输入输出
. T, b- W" U. |9 b" M

1 Z# |2 b& |; u- A  b看下面一个例子：

- C$ N0 B0 b' V: p" ^' I$ {# O- [module fuck1（a,b,c）;
' n* `0 d, S/ t3 xinput a,b;
output c;
assign c = a && b;
: l$ ?- w: c4 ^3 t/ E$ Pendmodule

9 M: M: h6 ^- {2 g8 c- p
注意 input 就是输入引脚a， output就是输出引脚c、
: i' x! }* w7 Z; b' i9 @. L
. F0 \# I1 G8 `- @$ s# ~; e输入输出取决于 描述语言

yanyeh89

zgq800712 发表于 2013-5-27 15:30
( s0 D4 @4 y# f1 [基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
IO口多可以 ...

那可以这样理解,,,,FPGA的端口没有寄存器与之相对应，其端口寄存器可以随机分配！！！！

zgq800712

yanyeh89 发表于 2013-5-28 22:33
# w4 p* r" A. ~# X那可以这样理解,,,,FPGA的端口没有寄存器与之相对应，其端口寄存器可以随机分配！！！！

9 w  o% v% C/ v: Y可以，普通IO口多是这样用.
' j1 |" J; v$ P8 c3 ]% y有些系列的比如专用时钟输入GCLK在分配管脚的时候分配为输出的时候有提示只能作为输入。
/ J- H  @6 n7 M还有一些是专门PLL输出的，如果你要PLL输出从这组输出，延时偏移最小，当然不用这个功能，管脚说明是User IO的话，那一般IO多可以走的。

/ E) i, R) r0 ~& C3 j2 }6 e总之FPGA的IO可以随意排列，这样很利于走线顺畅和优化。

yanyeh89

zgq800712 发表于 2013-5-29 09:00
( L$ {$ D1 z4 P可以，普通IO口多是这样用.
有些系列的比如专用时钟输入GCLK在分配管脚的时候分配为输出的时候有提示只能 ...

* `% V9 j4 y+ U我知道了。谢谢啊