关于FPGA芯片引脚的问题

yanyeh89

单片机配置引脚的时候有与之有相对应的寄存器相对应，FPGA芯片怎么配置引脚？怎么配置成输入输出，我看了很多的数据手册都没有找到怎么配置引脚？还请诸位大侠不吝赐教啊，谢谢啊,

gusumurong

不用专门配置成输入或输入。
" s- r) P& J) S3 e' x! k只要在ASSIGNMENT里，将输入或输入信号分配到不同的IO管脚上，就OK了
* v% b( k( Z% b1 P" u

zgq800712

基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
2 C2 q) c% V) i' ]2 V6 F1 xIO口多可以设置成输入输出

. k) v# f6 J5 i, B- Y
( n$ z, F. ^, o2 [, e看下面一个例子：

3 M, {/ l4 c- w2 Omodule fuck1（a,b,c）;
input a,b;
output c;
assign c = a && b;
. Y* L; Z9 j( G  x0 _/ i9 bendmodule


! p6 i' X3 ^: _1 a( f% `2 f注意 input 就是输入引脚a， output就是输出引脚c、
9 k( B# {; l3 W4 `/ X
# z4 v' [' ]0 Q) J4 v! Z* @输入输出取决于 描述语言

yanyeh89

zgq800712 发表于 2013-5-27 15:30
3 m! s* u- C. U* D基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
8 f! ?3 w. N3 F" |: b' lIO口多可以 ...

1 y$ x$ _+ E4 q- R2 |* `" ]8 f那可以这样理解,,,,FPGA的端口没有寄存器与之相对应，其端口寄存器可以随机分配！！！！

zgq800712

yanyeh89 发表于 2013-5-28 22:33
% M  @. O1 f1 M4 p* X# q7 s那可以这样理解,,,,FPGA的端口没有寄存器与之相对应，其端口寄存器可以随机分配！！！！

" Q4 {: Q0 i- g4 U( K1 W可以，普通IO口多是这样用.
& `/ s3 C! h0 B+ d2 |6 {+ t有些系列的比如专用时钟输入GCLK在分配管脚的时候分配为输出的时候有提示只能作为输入。
1 D2 Z3 x: h- R! x* |. n$ E- m还有一些是专门PLL输出的，如果你要PLL输出从这组输出，延时偏移最小，当然不用这个功能，管脚说明是User IO的话，那一般IO多可以走的。
! o( C- C5 Y; ~$ s5 B7 I; w
总之FPGA的IO可以随意排列，这样很利于走线顺畅和优化。

yanyeh89

zgq800712 发表于 2013-5-29 09:00
可以，普通IO口多是这样用.
) u9 z4 S* s. u# m5 U; G5 N- w有些系列的比如专用时钟输入GCLK在分配管脚的时候分配为输出的时候有提示只能 ...

. r. h, _3 ~1 e" ?5 g: h/ ?. ?我知道了。谢谢啊