最近在做一个FPGA挂DDR3的板子，求些DDR3的layout资料

zcl2012 · 发表于 2013-5-14 16:41

您需要登录才可以下载或查看，没有帐号？注册

x

一片bga挂二片DDR3是不是DQ,DQS,DM信号点对点连接等长（二片之间也要等长？）
其它地址信号和时钟信号，控制信号共用一组再等长啊
哪位前辈能给个参考板子

dzkcool · 发表于 2015-11-6 08:02

可以参考一下学堂课程《Allegro实战百例-单片DDR3实战设计》http://mooc.eda365.com/course/205

diqizhandeng · 发表于 2015-11-5 12:26

fly-by or T型，具体看芯片layout guide

jerrych12 · 发表于 2013-11-4 10:14

新手來看看有什麼條件~~謝謝分享

123123 · 发表于 2013-5-14 16:45

看一下是否对你有帮助。

zcl2012 · 发表于 2013-5-14 16:48

123123 发表于 2013-5-14 16:45 4 {$ _5 R6 b" F u8 H. |
看一下是否对你有帮助。

谢谢，认真学习

Aubrey · 发表于 2013-5-14 17:46

数据组组内与DQ,DQS等长，误差不超过10mil, 两片之间没特别要求，不超过100mil就可以了；其他控制、地址与时钟等长，误差不超过30mil，数据与时钟无需等长；fly-by or T型，具体看芯片layout guide。

zcl2012 · 发表于 2013-5-15 09:37

Aubrey 发表于 2013-5-14 17:46 $ @, ]1 T4 M# g
数据组组内与DQ,DQS等长，误差不超过10mil, 两片之间没特别要求，不超过100mil就可以了；其他控制、地址与 ...

DQS数据选通得走差分吧？

德军 · 发表于 2013-5-15 16:19

下一个看看

libin1024 · 发表于 2013-5-15 21:08

谢谢分享

fangfalun · 发表于 2013-5-16 13:52

等长2表层走的，真牛！

chenyuanzhi1989 · 发表于 2013-5-16 23:18

谢谢分享！

changyuezh · 发表于 2013-5-17 10:15

先收查，后备用！

迷雾森林 · 发表于 2013-8-21 11:28

学习了，谢谢。。。。

Green_xu · 发表于 2013-10-25 16:09

不错

Able · 发表于 2013-12-5 10:13

谢谢分享

帐号		自动登录	找回密码
密码			注册

推荐内容 /1