|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
9 A, H8 a& y7 K6 a最近在做一款芯片,里面需要用到这样一个电路(暂且命名为逻辑电平检测电路):/ a* C7 [4 B* S, S
1、输出寄存器是由8位数据位(经过异或操作)和一位反转位组成的9位寄存器3 `6 W: i8 e5 [ c: ]" h6 w2 s+ |
2、反转位定义:当数据位里面有超过4位的1时,反转位设置为1,否则保持为04 [; \/ ?6 q6 m% ^7 Z/ I' o$ i# ]
3、输出的8位数据位要和反转位进行异或操作,然后才能输出: o) W3 E4 v: F
, L* F" G& k x- X# n& D) F
" ?0 w* ~- B8 ]! ]: P
( P7 D( N9 T* r0 `5 D0 P3 g3 H
9 G8 j% q, F7 j5 l7 I( F9 b如何检测1的个数是否大于4的电路最好能用组合电路实现。/ }- b6 B1 Z& w6 H
希望能有朋友指点一下,多谢了。
; j5 D2 X6 B H: Y: |% W% a1 o
1 e- o$ X/ @; T8 \8 g |
|