谈一谈我做过的DDR1/2/3的板子的经验

liangjiatian · 发表于 2013-6-22 10:14

这个帖子非常好强烈关注楼主我们在等你结果经验

willyeing · 发表于 2013-7-2 17:31

part99这个牛贴咋不继续了，等待中。

yuyengqing · 发表于 2013-7-3 17:43

来顶起

2424 · 发表于 2013-7-3 18:36

多谢各位分享

xiaoyangren · 发表于 2013-7-4 08:45

学习了，期待中。

wpc4208211 · 发表于 2013-7-4 09:01

别挖坟了！LZ已经失踪。鉴定完毕。

semisky100 · 发表于 2013-7-4 11:36

求指导

seanjiang8079 · 发表于 2013-7-4 12:53

是的，有道理，走线其实也要看实际空间，板材等各方面，当然设计要求严格点也未尝不是好事

part99 · 发表于 2013-7-23 12:02

wpc4208211 发表于 2013-7-3 20:01
; v* L/ \% M; t1 o$ j4 |别挖坟了！LZ已经失踪。鉴定完毕。

对不起，我的账号被盗了，不过现在回来了。
我会尽快写完我的一些经验。

wpc4208211 · 发表于 2013-7-23 12:28

part99 发表于 2013-7-23 12:02
1 t4 R# h; ?) c2 Z) s( {% ^对不起，我的账号被盗了，不过现在回来了。9 R* E2 `+ ^9 I" Q2 A
我会尽快写完我的一些经验。

帐号被盗。。。太惨了，同情一下LZ。前些时候板内还有公告的。注意保护账户密码。各位童鞋们。

Sam_sen5 · 发表于 2013-7-26 18:14

期待LZ的继续分享

part99 · 发表于 2013-7-29 11:58

我一般在放好IC后，先走控制地址线，因为控制地址线是一拖几的（1,2,4,8+ECC），所以尽可能用最少的叠层做完。一般来说，DDR2要求是T型连接，DDR3是fly-by连接，所以，在两片内存以上，DDR3要比DDR2容易一些。几个要点：
DDR2要注意选好T型分叉点的位置，DDR3要考虑有可能用一层走完控制地址线，而留多些地方走数据线和时钟。

part99 · 发表于 2013-7-29 12:01

关于等长，DDR2和DDR3的方法差不多：时钟和控制地址线等长，每组的10-11根数据线等长。差分线严格等长。不过，DDR2的时钟和DQS的长度不可以差太多，（我一般控制在1000mil以内）

daicy · 发表于 2013-8-1 13:56

，part99加油，加些测试相关的，和实际的例子分享

神话20121111 · 发表于 2013-8-2 09:13

不错，值得学习

帐号		自动登录	找回密码
密码			注册

谈一谈我做过的DDR1/2/3的板子的经验

浏览过的版块

推荐内容 /1