华为布线规范

baby

设计过程
* C1 K% n$ i3 B) y  i　　A. 创建网络表
4 l3 v! l: B0 V7 ]; P+ h2 @+ G7 d　　1. 网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。
/ b" X; b& |, G; A2 \　　2. 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。保证网络表的正确性和完整性。
　　3. 确定器件的封装（PCB FOOTPRINT）．
4 `/ P% K; i* n( H% y5 ~　　4. 创建PCB板 根据单板结构图或对应的标准板框, 创建PCB设计文件；
　　注意正确选定单板坐标原点的位置，原点的设置原则：
* m$ y5 C, @9 b; }　　A. 单板左边和下边的延长线交汇点。
　　B. 单板左下角的第一个焊盘。
5 \! k8 G% ?) ?% r　　板框四周倒圆角，倒角半径5mm。特殊情况参考结构设计要求。
' F. L0 L8 t2 h0 k+ y　　B. 布局
( J: @6 x3 A8 t% P& \  I　　1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。
/ K7 T9 }7 W4 v/ E( F1 |4 n/ r　　2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。
9 Z/ ^3 |8 V' F' H4 W0 J! ^( y0 ^　　3. 综合考虑PCB性能和加工的效率选择加工流程。
　　加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。
$ V1 x5 E$ V$ t. T　　4. 布局操作的基本原则
　　A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．
3 N  Z. D1 B/ U2 P4 l1 t　　B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．
　　C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．
# b0 S' Q' h$ }( ]/ Q) ]　　D. 相同结构电路部分，尽可能采用“对称式”标准布局；
# S2 o/ h7 g. q- A　　E. 按照均匀分布、重心平衡、版面美观的标准优化布局；
　　F. 器件布局栅格的设置，一般IC器件布局时，栅格应为50--100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。
! G7 q3 N9 f+ q7 z' K' i8 }4 g" z　　G. 如有特殊布局要求，应双方沟通后确定。
) B$ g1 j2 Q9 R  W　　5. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。
　　6. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。
　　7. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。
7 s2 Z% g! X) }/ }# h, f* w5 y　　8. 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。
0 }5 X" _6 E# I0 d　　9. 焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排及SOP（PIN间距大于等于1.27mm）元器件轴向与传送方向平行；PIN间距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。
　　10. BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。
& u  X: i; ^6 L  W5 x7 V+ m( D　　11. IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。
　　12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。
/ n( A. E8 B, e1 w$ N　　13. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。
　　串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。
5 k2 N9 _( U% o4 v- E6 f　　匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。
　　14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误后方可开始布线。
　　C. 设置布线约束条件
　　1. 报告设计参数
　　布局基本确定后，应用PCB设计工具的统计功能，报告网络数量，网络密度，平均管脚密度等基本参数，以便确定所需要的信号布线层数。
　　信号层数的确定可参考以下经验数据
　　Pin密度    信号层数     板层数
8 O8 e+ x# X. [7 h, Q  Y5 c$ o3 N　　1.0以上       2                  2
　　0.6-1.0         2                 4
　　0.4-0.6          4                6
　　0.3-0.4           6                8
　　0.2-0.3          8                12
! g. o1 Q" o7 S3 c: O3 E  r　　14
　　注：PIN密度的定义为： 板面积（平方英寸）/（板上管脚总数/14）
& G& S' @" z% g' i　　布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造成本和交货期等因素。
　　1. 布线层设置 在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。
) V5 h5 l& a* v　　为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。
2 |4 \/ X0 u/ E1 Q　　可以根据需要设计1--2个阻抗控制层，如果需要更多的阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标注清楚。将单板上有阻抗控制要求的网络布线分布在阻抗控制层上。
2 L$ z5 U, v" T% Q' a# c) h
0 P9 W1 y, w  D
　　2. 线宽和线间距的设置 线宽和线间距的设置要考虑的因素
8 `6 U2 b) P) l! b. \8 y. c) B　　A. 单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。
! b/ e7 I2 K; \! T; W) ^/ z( R　　B. 信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的的电流，线宽可参考以下数据：
, m/ X1 Y" Y6 @7 d1 X" }6 ]7 v　　PCB设计时铜箔厚度,走线宽度和电流的关系
　　不同厚度，不同宽度的铜箔的载流量见下表:
　　铜皮厚度35um 铜皮厚度50um 铜皮厚度70um
, X' @" ^0 p  u* z) w  G　　铜皮Δt=10℃ 铜皮Δt=10℃ 铜皮Δt=10℃
6 y* i. f) c: Z* i　　注：
　　i. 用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。
7 e0 c: c) t2 P　　ii. 在PCB设计加工中，常用OZ（盎司）作为铜皮厚度的单位，1 OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎，对应的物理厚度为35um；2OZ铜厚为70um。
　　C. 电路工作电压：线间距的设置应考虑其介电强度。
　　D. 可靠性要求。可靠性要求高时，倾向于使用较宽的布线和较大的间距。
# O  c/ i0 O& Q( p! s- u- T" \$ V　　E. PCB加工技术限制
9 m6 T" j! x7 A* z6 ]! K　　国内国际先进水平
4 g* e$ k0 @, @& Y　　推荐使用最小线宽/间距 6mil/6mil 4mil/4mil
6 c1 H. p8 _, B/ Z2 X6 \  p　　极限最小线宽/间距 4mil/6mil 2mil/2mil
8 g- q! ?# t5 O% b　　1. 孔的设置 过线孔
/ s, ]1 ^' g( Y/ F( J; a4 R8 y& F　　制成板的最小孔径定义取决于板厚度，板厚孔径比应小于 5--8。
( h1 n. z9 M6 i$ ~8 K2 T7 R　　孔径优选系列如下：
　　孔径： 24mil 20mil 16mil 12mil 8mil
) e& i4 J# h8 g" _  G$ F6 i" V% s　　焊盘直径： 40mil 35mil 28mil 25mil 20mil
　　内层热焊盘尺寸： 50mil 45mil 40mil 35mil 30mil
　　板厚度与最小孔径的关系：
　　板厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm
　　最小孔径： 24mil 20mil 16mil 12mil 8mil
5 p- P. e) E1 J　　盲孔和埋孔
2 p: p& x! L- x　　盲孔是连接表层和内层而不贯通整板的导通孔，埋孔是连接内层之间而在成
　　品板表层不可见的导通孔，这两类过孔尺寸设置可参考过线孔。
　　应用盲孔和埋孔设计时应对PCB加工流程有充分的认识，避免给PCB加工带
　　来不必要的问题，必要时要与PCB供应商协商。
　　测试孔
　　测试孔是指用于ICT测试目的的过孔，可以兼做导通孔，原则上孔径不限，焊盘直径应不小于25mil，测试孔之间中心距不小于50mil。
　　不推荐用元件焊接孔作为测试孔。
　　2. 特殊布线区间的设定 特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。
　　3. 定义和分割平面层 A. 平面层一般用于电路的电源和地层（参考层），由于电路中可能用到不同的电源和地层，需要对电源层和地层进行分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil，反之，可选20--25mil 。
　　B. 平面分隔要考虑高速信号回流路径的完整性。
7 V+ j6 z  r# O8 N$ ~+ l: P5 T/ |$ m　　C. 当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。
) ~- j) y. E- {; c( M8 A: b) B　　B. 布线前仿真（布局评估，待扩充）
　　C. 布线
; K4 `$ H& |3 w; v8 e　　1. 布线优先次序 关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
* ~* o4 o& X1 M$ m$ |: }　　密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。
　　2. 自动布线 在布线质量满足设计要求的情况下，可使用自动布线器以提高工作效率，在自动布线前应完成以下准备工作：
　　自动布线控制文件(do file)
　　为了更好地控制布线质量，一般在运行前要详细定义布线规则，这些规则可以在软件的图形界面内进行定义，但软件提供了更好的控制方法，即针对设计情况，写出自动布线控制文件（do file),软件在该文件控制下运行。
6 D0 d$ m/ i3 s% X　　3. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。 4. 电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。 5. 有阻抗控制要求的网络应布置在阻抗控制层上。 6. 进行PCB设计时应该遵循的规则 1） 地线回路规则： 环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。
3 p8 q% b5 `* d  ^　　2） 窜扰控制
4 k! }. l# y& o3 \　　串扰（CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：
: n2 b' x# P7 T9 U+ Q　　加大平行布线的间距，遵循3W规则。
! L" c* d+ P( c" j4 Q　　在平行线间插入接地的隔离线。
+ R, K: Z/ q. {% ?: w& p　　减小布线层与地平面的距离。
/ }5 F& H: h3 G0 B0 B, z　　3） 屏蔽保护
4 b- G: E5 D/ F9 T% U2 ?8 ~　　对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。
　　4） 走线的方向控制规则：
% n0 G8 k) p/ ~9 [% y7 F, T- K　　即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。
: c/ E# C# g% x9 X( _) O% v/ j8 j9 o　　5） 走线的开环检查规则：
2 ~$ [: z/ q  {　　一般不允许出现一端浮空的布线（Dangling Line),
　　主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。
0 }3 p: P9 U( i　　6） 阻抗匹配检查规则：
　　同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。
　　7） 走线终结网络规则：
3 C1 k* B, \0 h  Q　　在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。
) ?  w: y' _$ z/ x# A  U　　A. 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。
. G% P( N: O1 Z% T　　B. 对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。
　　星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。
1 F; i, i5 \5 O) O. D9 W4 i
! A- P& s4 L7 K
　　8） 走线闭环检查规则：
6 o( {1 i4 D0 u4 ^0 ~　　防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。
: ^" Y/ Z4 R* A　　9） 走线的分枝长度控制规则：
8 A2 x5 r/ w) d
　　尽量控制分枝的长度，一般的要求是Tdelay

baby

看到了，分享一下！

dali618

只看了一半没有看了

baby

dali618 发表于 2013-2-19 15:55
3 X6 f  |  v6 F' D& ?) t3 g只看了一半没有看了

% _+ ^  B* |5 C) b初学者看蛮好的

dali618

恩，等找工作时再翻来看看

Eli

谢谢分享，实践永远重要。

ZHWEN

不能死搬硬套

Junhao

感谢分享，还有没有下集。

由乐鱼

谢谢

小精灵

感觉没有写完额

welcomeying

看了后，怎么头大了。我觉得实践和理论相结合。

pengsandy

以后再看吧

smallming

不错