TA的每日心情 | 开心 2021-8-20 15:20 |
---|
签到天数: 12 天 [LV.3]偶尔看看II
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
各位好:) C( t" w7 g. H2 F5 R+ x7 y
我在学习FPGA。有一个教程市容ALTPLL做定时器,代码如下:
" Z8 z9 D( [" X$ S% G'timescale ins/10ps
4 L2 v; [2 C7 i7 R; ^3 S Zmodule address_gen (clk,reset,enable,control_word,address);: }, T" b) h& [% R! A
input clk,reset,enable; l5 T+ ?" e. L6 M5 Z
input [5:0]control_word;
( e' J X e! toutput [11:0]address;3 h3 |7 ^ w: \0 F8 e
reg [11:0]address;8 f* K3 I0 Q* a% C
always @(posedge clk or negedge reset)
1 l* \( ^' Z3 h1 \ begin
0 B/ o8 ]: \0 c9 }6 f7 m! _4 r) @6 ] if(reset == 1'b0); Y) M: n: S$ n7 [$ ?
6 _( q% B5 [" h4 W
begin
. p8 r% |$ U0 |* w R, \ address<=12'h000;
% H" E0 Z, |; L, m( O5 W/ M! ~5 q end% ], e' u4 r5 C4 c7 m
else if(enable==1'b1)
$ \9 d! t6 u8 w9 x4 u, w begin. N" E- c; M6 \! }! A
address <= address + {6'b0,control_word};
/ Z! M- P) ~& J2 u3 H end
4 p) \2 ?% }$ ?9 C/ z else4 L" w! ` Y0 V \" D
begin
0 w- U7 U1 l: [ address<=address;
$ B* {" s6 H( ^$ M5 }! u end
1 `+ a2 ?8 F: s+ x9 Z; H S, }$ d" C \' U
end
& u; j( n% Z$ Z2 d: w8 X endmodule
+ h3 X: Z! g) v$ P在创建设生成符号表的时候总是报有4个错误。
# {% [* ]7 a* r5 [) r' w运行环境是QUARTUS 11 WEB版,XP SP3
: W2 |% D7 F: }
2 l% f6 @" d+ {+ y" n' ? |
|