抛砖引玉 DC-DC升压电路layout如何减少输出纹波

skatecom

      DC-DC升压电路，由于线路的架构，注定有或多或少的纹波。 一般的电路中，敏感程度较低的，纹波只是影响电源使用效率而已，但如果电路比较敏感，那纹波的抑制就显得很重要。
1 m' u, o) `5 w$ e7 f/ R* H. v     纹波的来源主要有两点：1.元器件的参数。2.PCBlayout。
5 ~$ B' ?7 j  K     元器件的参数，输出电容要选用ESR比较低的，电感除了感量合适，电感的内阻要尽量小，二级管尽量选用导通压降较小的肖特基。元器件的选用除了性能以外，还要涉及成本。工程是折衷的，除了考虑性能以外，还要兼顾成本，不然做出来的产品“叫好不叫卖”。
" S% M% k' b" j/ C! [, K     一旦选好了元器件，那只能通过合理的layout来抑制纹波的产生。
3 s9 ~7 f1 }+ z; B. f
       主意以下几点，可以一定程度的降低输出纹波
       1.输入电容的地与输出电容的地单点接地。
, d0 N/ m9 c6 {  n% s       2.FB远离潜在的噪声源，不应FB的布线置于电感或是二极管的下方。
8 W4 A( Z0 D& L/ z: R0 T( u       3.输出电容的接地要尽量短、粗，输出电容要挨着输出二极管。
       4.条件允许的情况，可以加磁珠配合滤波。
       5.电感下面，IC下面，尽量避空。
期待高手斧正！

lht-tz

mishuangxi 发表于 2013-1-26 11:32
注意DC/DC的三个回路，导通回路，截止回路，反馈回路（FB）

2 [+ H$ s# m3 J0 I( z2 U你好，我对所说的3个回路重要性十分赞同，能否用实例说明一下，附件有一些例子能否简单阐述一下。谢谢！

zhanglin880126

jjmhere 发表于 2013-7-2 10:04
% ~8 U" Z$ k. b2 P. _( i+ m能否具体说一下操作。。。。

电感下面不能整体覆铜或走线；整体覆铜降低电感的能力，走线的话信号易互相干扰

jf2015

IC反馈环路面积尽量的小，并做露铜处理，单点接地这个就不必说了，输出滤波电容同规格的情况下尽量用体积大的，说的不对请指出

yang5201314

学习，学习，顶起！！

rogetxu

小功率没怎么严格。
$ N! T$ ^5 B% a注意接地点一般就可以。倒是TYPE II 要细调参数。

mishuangxi

注意DC/DC的三个回路，导通回路，截止回路，反馈回路（FB）

mishuangxi

三种回路要环路面积最小，IC下面全部铺地，以利于IC稳定工作，DC/DC电源IC是极重要！

weihuaping118

呵呵

anderson5198

注意：纹波与噪声的区别，两者不能混为一谈。
设计电路时与LAYOUT中，是要注意反馈回路，如果是输出电容是多个并联，就要考虑电容的均流。
1 J+ W& v1 W+ [! z) [说道底：两个字“反馈”
" {# S4 w7 U3 g( Q) y7 P影响的因素：（1）电感的自谐振参数。
                   （2）输出电容的ESR
                   （3）零极点的补偿与穿越平率的计算。

gxczc

能否截个频，说一下什么事单点接地啊？非常感谢

风吹摇摆

好复杂！我只是知道输入电容，电感，二极管和输出电容排成一排摆放就好了，保证电流路径最短；FB取输出电容；保证每个电容一个地孔（对有地平面的PCb说的）这样就差不多了

lusili

学习

qiangqssong

嗯,学习下!!

sphai

注意几点主要是layout)1反馈的处理2地处理(包括地环路,输入输出电容地)3电感处理(下面可以挖空就挖空,不能有走线经过)

infox

学习了，呵呵

jjmhere

sphai 发表于 2013-6-8 09:38
+ }  i/ P: T: N注意几点主要是layout)1反馈的处理2地处理(包括地环路,输入输出电容地)3电感处理(下面可以挖空就挖空,不能 ...

* h: c  C! m( D- ?! G9 W能否具体说一下操作。。。。

zx696696

学习了