|
大胡子 发表于 2012-12-27 19:18 0 {' \1 |, f$ U
刚才写错了,重新修改了。
- L, X" U; H4 q3 h还是这个问题,请教jimmy 帮我解答一下,先谢啦!
0 O& {# O O! S! l" K# D1.FPGA控制DDR2,引脚分配 ...
0 I8 r* j6 Q2 r) P
[- J7 q) p+ _1.FPGA控制DDR2,引脚分配必须是DDR2的DQ/DQS/DM引脚对应FPGA的DQ/DQS/DM引脚吗?
, e4 S% N/ |- ^0 @( `" ~1 |; L
W# I* p& E5 q' @8 n' `7 g: J: i
- l* m) s1 x" X/ w/ ?# C3 Y5 S$ qQ1:对。尽量参照FPGA本身的管脚配置,这样你在软件配置时也比较方便,不用再重新核对管脚分配。7 \ r/ f% i5 w- E5 }
$ x3 s0 V8 a. l( f. C9 f2.如果按1中说的对应,FPGA的Bank3有三个DQS,分别为DQS1B、DQS3B和DQS5B,是否也要求每组DQ都要和各自对应的DQS配对,即DQS1B应该和DQ1B为一组,DQS3B应该和DQ3B为一组,DQS5B应该和DQ5B为一组。
, d4 v7 R4 Y- J9 k7 m, z
- }( j$ n( X1 d% j OQ2: DDR2的DQS应为两根。你可将这个芯片的datasheet(相应的页数标出来)上传,大家一起讨论。 T. Z6 N& k4 G, ~2 a* }
! S$ P& u5 j7 I7 Q
( f$ W1 I5 F- W T" h' y
3.假设ddr2用了FPGA的两个bank,并且这两个bank的引脚没有用完,空引脚怎么处理?我看过有的开发板接1.2V,是否可以不接?
: L- c* d. [$ }希望各位大师能够解答,对你有用哦。) v3 {- n+ \' |7 F6 C$ r
2 \1 x1 E. |* a0 p4 Y) V
Q3:空引脚可以留一些出来方便调试(前提以不影响布线空间为主)原理图上可以为这些引脚加上测试点。 |
评分
-
查看全部评分
|