DDR3之PCB拓扑结构

李秀芳

1.点对点拓扑 point-to-point scheduling

: N3 u" j! L8 R$ o2 E4 I; H3 ?该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。

2.菊花链结构 daisy-chain scheduling
- b5 X: a- N/ A* |3 O0 K7 e. u
* h- |) }/ ]. J5 I如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做，用戴维南端接比较合适。
: o9 a% ?0 G" \% [1.点对点拓扑 point-to-point scheduling

9 H; {" a7 {" v- F该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。
( T. ?$ A/ M6 W( z9 U+ K
2.菊花链结构 daisy-chain scheduling

6 `2 l6 M3 \4 y2 ]如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做，用戴维南端接比较合适。
  |6 t) E4 `' \% g; F+ N& q
3. fly-by scheduling
; u; X0 C6 Z; {. u
# {; |& h2 s6 E3 j该结构是特殊的菊花链结构，  stub线为0的菊花链。不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。fly-by信号是命令、地址，控制和时钟信号。如下图所示，源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而，这引起了另一个问题，因为每一个存储器元件的延迟是不同的，取决于它处于时序的位置。通过按照DDR3规范的定义，采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息，允许校准工作在启动时自动完成。
9 m& ^2 o- K' u4 e3 k7 Q6 O
* t* N( X! f% p* L7 E5 ?6 v在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器件，信号延迟是不同的），这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件，这种延迟是不同的，必须逐个芯片进行调整，如果芯片有多于一个字节的数据，甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS，一次一步，直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK，以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的，电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处，这是由DDR3存储器控制器中的写调整的特性所创建的。
; a8 D, X( J  I6 @$ h( l6 x! ~/ c
9 s) G1 f6 f" b: C6 ]- @; q
* g1 `' X2 Y- A+ G3 r$ j( Q/ T4. 星形结构 star scheduling
( v3 ~. p& C+ W% j4 w. v( l
8 g9 s* Q" G# Y( z3 e/ O结构如上图所示，该结构布线比较复杂，阻抗不容易控制，但是由于星形堆成，所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输，从D-R，而不适合于从R-D。匹配方式一般在R端做匹配，消除终端反射。
9 P+ P5 E& J) g
5.远端簇结构 far-end cluster scheduling


远端簇结构可以算是星形结构的变种，要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长，匹配电阻放置在D附近，常用语DDR的地址、数据线的拓扑结构。
3 P- [' M  Z% k6 B, C
& S& W  x) R9 ~
3. fly-by scheduling

' _$ B) E2 \+ C该结构是特殊的菊花链结构，  stub线为0的菊花链。不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。fly-by信号是命令、地址，控制和时钟信号。如下图所示，源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而，这引起了另一个问题，因为每一个存储器元件的延迟是不同的，取决于它处于时序的位置。通过按照DDR3规范的定义，采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息，允许校准工作在启动时自动完成。

0 E3 S1 {, _, P在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器件，信号延迟是不同的），这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件，这种延迟是不同的，必须逐个芯片进行调整，如果芯片有多于一个字节的数据，甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS，一次一步，直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK，以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的，电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处，这是由DDR3存储器控制器中的写调整的特性所创建的。


4. 星形结构 star scheduling

( F6 E0 v3 U! {3 ?结构如上图所示，该结构布线比较复杂，阻抗不容易控制，但是由于星形堆成，所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输，从D-R，而不适合于从R-D。匹配方式一般在R端做匹配，消除终端反射。
4 G+ r5 d* e, E3 H
# X7 M  b8 C( H" x4 o! a/ ?( P. H5.远端簇结构 far-end cluster scheduling

' b; H- @; Q, I3 M  E1 P  R* C
: d; u' x: T" x+ V3 R远端簇结构可以算是星形结构的变种，要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长，匹配电阻放置在D附近，常用语DDR的地址、数据线的拓扑结构。
1 k8 K3 {3 U/ Q. i. Z% p
7 D* D. |# s* _9 k2 v

wangzhe19831

没有图啊

brace1108

没有图啊，看不懂

liangjiatian

怎么没有图？？

yangjinxing521

讲了一大堆，有图比啥都好使。。

shenzhiwu333

是的，有图看起来容易理解

cxt668

有操作说明吗？

freeren

网上拷贝的吧，这样帖子最没意思了。浪费时间看

ayalcy

楼上的你懂吗，要学会尊重别人的成果，无论是从什么渠道获得的，对大家总是有益的{:soso_e148:}

fenghychinafp

卤煮，无图无真相。。。