|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1.点对点拓扑 point-to-point scheduling
3 E5 y \1 U9 Y9 T/ J$ x8 e% x
" h1 W! i* c: u' {% p3 A8 q该拓扑结构简单,整个网络的阻抗特性容易控制,时序关系也容易控制,常见于高速双向传输信号线;常在源端加串行匹配电阻来防止源端的二次反射。6 _- g$ K( e( q: }; g) v0 q6 i
1 J, V5 q; W6 F% q6 }" y& U
2.菊花链结构 daisy-chain scheduling" _2 e0 Q6 P P! n! b# k) L
4 N5 m' p4 p# w' n: A* A- D如下图所示,菊花链结构也比较简单,阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链,连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做,用戴维南端接比较合适。) A& P/ e6 I$ @! `: p
1.点对点拓扑 point-to-point scheduling% w0 t# s/ a# D% d# H
7 l, k+ C3 f4 r% O1 ^, Z- Q该拓扑结构简单,整个网络的阻抗特性容易控制,时序关系也容易控制,常见于高速双向传输信号线;常在源端加串行匹配电阻来防止源端的二次反射。( L1 ?/ a$ P' S/ n6 p/ v7 |
! o# |9 n/ w2 O$ \- K
2.菊花链结构 daisy-chain scheduling
; r4 c" V! m6 f- Y2 m U1 K! A% U- a) d1 D* K
如下图所示,菊花链结构也比较简单,阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链,连接每个接收端的stub线需要较短。该结构的阻抗匹配常在终端做,用戴维南端接比较合适。% a: z& g+ r* w5 X. C; e
: p$ ?" b- z3 }' |2 q* p
3. fly-by scheduling
4 f) T9 V, f& h( H# b$ ^9 k; t+ b6 T; d/ g& k# P! S5 ?" [
该结构是特殊的菊花链结构, stub线为0的菊花链。不同于DDR2的T型分支拓扑结构,DDR3采用了fly-by拓扑结构,以更高的速度提供更好的信号完整性。fly-by信号是命令、地址,控制和时钟信号。如下图所示,源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而,这引起了另一个问题,因为每一个存储器元件的延迟是不同的,取决于它处于时序的位置。通过按照DDR3规范的定义,采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息,允许校准工作在启动时自动完成。; l8 o! C: F. [
z5 H* m- S$ `/ U
在写调整期间,存储器控制器需要补偿额外的跨越时间偏移(对每个存储器器件,信号延迟是不同的),这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件,这种延迟是不同的,必须逐个芯片进行调整,如果芯片有多于一个字节的数据,甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS,一次一步,直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK,以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的,电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处,这是由DDR3存储器控制器中的写调整的特性所创建的。+ D. x! o2 ~9 ^5 `4 ]; k$ Z3 P
' E$ F5 C8 h& c7 N# X k' ]
7 l5 p2 N$ v( x, E- {9 g! I
4. 星形结构 star scheduling8 X! R: `+ `; C6 R( k& y
1 J0 \. h4 o" P' ?+ `3 u" U
结构如上图所示,该结构布线比较复杂,阻抗不容易控制,但是由于星形堆成,所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输,从D-R,而不适合于从R-D。匹配方式一般在R端做匹配,消除终端反射。
3 u- U9 I T8 N* o. I B, {% Q. _7 \6 `5 {0 v2 I4 v* n) v! S
5.远端簇结构 far-end cluster scheduling- }/ t; U6 I# k- k5 e
$ w& M; W8 H+ D+ w$ `$ W% r1 p$ F: l
' r! `% [9 i! P7 B a
远端簇结构可以算是星形结构的变种,要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长,匹配电阻放置在D附近,常用语DDR的地址、数据线的拓扑结构。7 ]3 f5 |9 \/ Q3 N1 ]3 ]# B
: @: k; h0 f* U0 d, e$ n7 J
$ |) _) H. W( y! ]2 b$ e3. fly-by scheduling
- }7 x: ?6 C' c& I5 H( O+ K/ @% k. b
该结构是特殊的菊花链结构, stub线为0的菊花链。不同于DDR2的T型分支拓扑结构,DDR3采用了fly-by拓扑结构,以更高的速度提供更好的信号完整性。fly-by信号是命令、地址,控制和时钟信号。如下图所示,源于存储器控制器的这些信号以串行的方式连接到每个DRAM器件。通过减少分支的数量和分支的长度改进了信号完整性。然而,这引起了另一个问题,因为每一个存储器元件的延迟是不同的,取决于它处于时序的位置。通过按照DDR3规范的定义,采用读调整和写调整技术来补偿这种延迟的差异。fly-by拓扑结构在电源开启时校正存储器系统。这就要求在DDR3控制器中有额外的信息,允许校准工作在启动时自动完成。
0 x, E% z- x" c' k5 L) c5 N9 U7 l
在写调整期间,存储器控制器需要补偿额外的跨越时间偏移(对每个存储器器件,信号延迟是不同的),这是由于fly-by拓扑结构及选通和时钟引入的。源CK和DQS信号到达目的地有延迟。对于存储器模块的每个存储器元件,这种延迟是不同的,必须逐个芯片进行调整,如果芯片有多于一个字节的数据,甚至要根据字节来进行调整。该图说明了一个存储器元件。存储器控制器延迟了DQS,一次一步,直到检测到CK信号从0过渡到到1。这将再次对齐DQS和CK,以便DQ总线上的目标数据可以可靠地被捕获。由于这是由DDR3存储器控制器自动做的,电路板设计人员无须担心实施的细节。设计人员会从额外的裕度中得到好处,这是由DDR3存储器控制器中的写调整的特性所创建的。' X L8 w. o& z! ]; c" S
9 {7 k% G* W/ u$ V
* e* [! d0 u6 Q! f4. 星形结构 star scheduling; ]9 l" Z6 D: u4 U' ?
2 }- t" }4 d& q; P. R6 I结构如上图所示,该结构布线比较复杂,阻抗不容易控制,但是由于星形堆成,所以时序比较容易控制。星形结构需要特别注意D点到适合于单项数据传输,从D-R,而不适合于从R-D。匹配方式一般在R端做匹配,消除终端反射。, p0 O4 k5 `. D4 v
# n' i+ A% l. K- _5.远端簇结构 far-end cluster scheduling
, a5 l: U- W# b; `1 e! \% G% [& \. h O) Z
! V; I, D/ Y3 X! d& y
远端簇结构可以算是星形结构的变种,要求是D到中心点的长度要远远长于各个R到中心连接点的长度。各个R到中心连接点的距离要尽量等长,匹配电阻放置在D附近,常用语DDR的地址、数据线的拓扑结构。
6 j+ q c* }8 S' z0 n/ O3 y- f+ X* \+ U3 C/ J- O) l
|
|