关于SDRAM的走线长度容许误差

gglei1984

问一下：133M的SDRAM的数据线在布线时，要等长么？容许的走线长度误差是多少？线长大约在3500MIL

snow118

当然误差越小当然越好喽,最好做到10MIL,做不到就50MIL吧,我做了很多张板子的等长,大部分都这个范围

deargds

SDRAM 我都没做过等长。

gglei1984

我用的SDRAM的频率为133M，数据线不等长的话不会产生问题吗？

deargds

133M ,芯片间靠的比较近，线也比较短，所以没有考虑。

signal_8

相对时钟正负50mil都没问题。

dabao

SDRAM的数据线和时钟线尽量等长，误差100Mil内，地址线最后也等长，走线不要比数据线短为好。

zodisa

133MHz的应该没有什么大关系的，不过还是要做一下的。
差分时钟控制在+-50mil以下，严格的差分走线；
! w/ B: R$ _) P; f- h2 A控制信以及地址线要和时钟线等长，线长不超过+-100mil;
至于数据线，没有必要和时钟线，地址线以及控制线等长。每８个bit也就是一个Byte及其对应的DQS，DQM为一组。
以３２位DDR2为例：
其实一共可以分为五个组来控制走线长度：
' Y$ z; [' \+ b1 @1 W- L9 e  c6 S/ O( }
第一组：时钟以及控制线，地址线，所有的走线等长，误差在+-100mil之间，时钟要求更高，该组走线长度不宜短于数据线长度。
第二组：Byte0（D0-D7）以及DQS0,DQM0为一组，要求等长，误差在+-100mil之间，可适当放宽。
) N- }/ E; M9 E7 n- Z第三组：Byte1  (D8-D15）以及DQS1,DQM1为一组，要求等长，误差在+-100mil之间，可适当放宽。
第四组：Byte2（D16-D23）以及DQS2,DQM2为一组，要求等长，误差在+-100mil之间，可适当放宽。
) h% N7 G# H1 G' |+ |第五组：Byte3（D24-D32）以及DQS3,DQM3为一组，要求等长，误差在+-100mil之间，可适当放宽。
6 X. a( s' }2 R- G! E2 X9 v# W
: p5 y+ R" u* A  w如果用Allegro来做的话，可以很方便的利用Net,Xnet等办法来设置等长。

lzhcqu

那么这几组之间要做到等长吗？
4 F( I( \+ V( ?$ \% m/ _# Z还有如果在不同层走线
怎么做到等长呀？
以为不同层的信号速度不一样呀

congfan

呵呵，学习

troop-lugb

是啊，最好MIL

calfort

SDRAM确实要求不高，基本上没有因此出过问题。