找回密码
 注册
关于网站域名变更的通知
查看: 2000|回复: 4
打印 上一主题 下一主题

做FPGA的板级信号完整性仿真

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-28 10:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的板级信号完整性仿真,我们是应该用Quartus II产生的IBIS模型还是在官网上下载的IBIS模型来仿真呢??  并且问下我要对时钟信号仿真,但没找到晶振的IBIS模型,不知道大家是怎么处理的呢??

该用户从未签到

2#
发表于 2012-11-29 17:17 | 只看该作者
个人猜测是用quartus生成的模型,因为毕竟设计不一样可能会有差别吧。
; A+ v: c! p2 U- [4 [$ k8 S6 H, s8 ?我也快要做这些工作,楼主有没有相应的学习资料分享一下。

该用户从未签到

3#
 楼主| 发表于 2012-12-10 18:18 | 只看该作者
popcup512j 发表于 2012-11-29 17:17
" l& [, s# D& g. O# v3 f5 e- v1 X$ w4 j个人猜测是用quartus生成的模型,因为毕竟设计不一样可能会有差别吧。* M( l9 P& w: a& F" `
我也快要做这些工作,楼主有没有相应 ...
: y0 i6 s! h8 l3 r' ~5 z8 A
我知道用Quartus如何生成IBIS模型,但不知道是不是在生成IBIS模型前应该分配好设计的引脚呢?? 你现在开始做这方面工作了吗? 多多交流,共同进步哈。。。

该用户从未签到

4#
发表于 2013-8-11 02:31 来自手机 | 只看该作者
twffwt 发表于 2012-12-10 18:18  c5 |9 M3 n3 n; L3 M( z- f  i
我知道用Quartus如何生成IBIS模型,但不知道是不是在生成IBIS模型前应该分配好设计的引脚呢?? 你现在开 ...

* c' o# V  k6 s) O5 D- b' r生成模型前要先分配引脚

该用户从未签到

5#
 楼主| 发表于 2013-11-3 21:30 | 只看该作者
popcup512j 发表于 2012-11-29 17:17
" g+ q/ U1 o' z4 V) g个人猜测是用quartus生成的模型,因为毕竟设计不一样可能会有差别吧。
$ v1 C% g( B' p+ z1 r- H& `. a我也快要做这些工作,楼主有没有相 ...

5 n, g8 ^0 y3 A. p9 o8 e+ R你现在还在做信号完整性仿真没呀?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 01:05 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表