关于Candence SiP中Conductor线宽修改的问题

Kelly-小春

由于Conductor线路跨度比较大，又考虑到约束的问题，所以想修改局部Conductor的宽度，把个别的Conductor变窄一点。
& ^1 j& S9 e2 z- ~哪路大师可以帮忙解答。谢谢

xiahang

哇。。。。做封装》？牛XX呀

eeicciee

xiahang 发表于 2012-11-7 13:15
  d* L7 W7 E' D" `哇。。。。做封装》？牛XX呀

* v( Q$ ~3 W% G1 C  h+ T- l做封装的好还是PCB好？

Kelly-小春

eeicciee 发表于 2012-11-7 15:13
做封装的好还是PCB好？

PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

Kelly-小春

有没有大师可以帮忙解惑啊，给点指导撒

eeicciee

Kelly-小春 发表于 2012-11-7 15:30
# T4 W+ Z9 e0 q7 w) a/ M0 \! LPCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

PCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
人个看法

Kelly-小春

eeicciee 发表于 2012-11-7 15:47
4 q% |8 O: i6 [% u, ~: OPCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
* J/ S) f, H- R- p人个看法

; Q9 r1 c- d2 @8 T# s' A. tSiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验证都很难过关的。一般都2层、4层量产的多，封装的尺寸跟PCB比起来小多了

pjh02032121

选上ring，右键cut就可以了
+ K. g; A0 A7 d0 h3 l! T1 o8 o当做shape处理也行
都能解决你的问题
* u# w1 Y1 I1 e: S- ~  ?$ r1 K
1000pin以上的BGA，substrate超过10层的也有，看需求了。

eeicciee

Kelly-小春 发表于 2012-11-7 16:04
SiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验 ...

SIP有PI SI问题，那PCB更有这些问题了啊

Kelly-小春

pjh02032121 发表于 2012-11-7 16:10
选上ring，右键cut就可以了
! |3 `. l; y( M+ L' A当做shape处理也行
都能解决你的问题

3 }$ ~$ G; Y1 S$ a/ S+ w; `: ^1 Q这个方法没试成功，你确定那方法适用SiP的吗？

0aijiuaile

Kelly-小春 发表于 2012-11-8 15:25
这个方法没试成功，你确定那方法适用SiP的吗？

2 A; ~3 J1 V1 l9 N/ V# x当做shape处理就OK了，封装会引入更多的overshoot，而PI方面感觉WB肯定也会更差点。